[参考译文] TPS53015：FET 选择(半桥与分立式)

Balaji N21 

1)是的、削波堆叠双路 MOSFET 配置提供了一个连接到同步整流器源极的大型接地焊盘、旨在提供一种更简单的方法来将功率耗散的 FET 连接到有效散热的热平面、并减少结至环境热阻。  分立式 FET 解决方案需要将电路中最大的散热器件-低侧同步 FET 连接到由于 EMI 原因必须保持最小的节点-开关或相位节点时、共同封装的双 FET 可轻松实现、 直接热连接到典型 PBC 上的最大热面积-接地层。

通过集成散热焊盘与2层接地 PCB 之间的直接散热可显著降低环境空气的热阻。  当与顶层和底层接地区域和接地层结合使用时、可实现30°C/W 及更低的热阻、并且不会因过大的过孔而阻塞或切断接地层。

2) 2)串联栅极驱动电阻器通常与功率 MOSFET 的栅极串联、原因有多种。  

1. 减少栅极驱动电压的感应振铃、这会在栅极上引起过压情况并可能损坏栅极。  
2. 由于控制 FET 的快速导通、可减少开关节点过冲和振铃
3. 控制开关节点上升沿和下降沿的高频成分。

为了以更低的功耗获得其中的一些优势、我建议选择小于10Ω Ω 的电阻器。  我还建议将电阻器分为2个部分。  当 HDRV 引脚被内部拉至 SW 时、SW 引脚和控制 FET 源极之间的一个电阻器将限制关断压摆率、而第二个电阻器与 VBST 引脚串联以控制导通的压摆率。  只要 VBST 至 SW 电容器连接到 SW 串联电阻器的 MOSFET 侧、该电阻器就不会影响导通率。  这两个独立的电阻器将允许调节上升和下降压摆率、从而提供最佳效率、同时仍限制与高侧开关相关的 EMI 和 FET 电压应力。

通过良好地旁路控制 FET 的漏极到同步 FET 的源极、以及50-200MHz 区域中的低阻抗源、通常可以设计一个不需要任何电阻且可在0 Ω 条件下运行的电源转换器、 但是、通常还建议将这些电阻器作为良好的设计实践、以便在布局产生的寄生电感和振铃超出可接受范围时为这些电阻器提供相应的设置。

一个好的做法  是提供一个非常靠近或直接位于高侧 FET 漏源极下方的非常小的(0201或0402) 2.2-10nF 电容器、以在这个关键的50-200MHz 范围内最大限度地减少源阻抗。

由于 LDRV 电压作为自适应死区时间控制电路的一部分进行感测、因此不建议添加与 LDRV 引脚串联的电阻器、这可能导致控制 FET 的预成熟导通和交叉传导。

Balaji N21 

1)是的、TI 的双 FET 封装通常提供更小的尺寸、同时提供良好的热功率耗散。

2) 2)我不会担心 CSD86350Q5D MOSFET 中列出的开通和关断时间的交叉情况、 TPS53015的自适应死区时间控制将确保在允许另一个 FET 导通之前关闭互补 FET、并且在到栅极的 LDRV 引脚路径上没有添加任何外部电阻。

在 19V 输入应用中使用 CSD86350Q5D 时、我的一个问题是开关节点上可能会出现过度振铃、从而导致25V 额定功率 FET 上出现过压。  您需要非常密切地注意布局和旁路、以确保开关节点在控制 FET 导通期间不会振铃至高电平、并且在控制 FET 关断期间、在寄生时控制 FET 上的漏源电压不超过25V 电感会同时驱动漏极、如果低于接地、则源极也会上升。

3) 3) TPS53015驱动器包括弱无源下拉电阻、以在 VIN 上升 dV/dt 期间使 FET 栅极保持关闭、即使 TPS53015未通电也是如此。  但是、如果输入电压的上升速度预计会超过10V/ms、您可能需要考虑在 HDRV 与 SW 之间以及/或 LDRV 与 GND 之间连接1k 至10k 的电阻器、以提供额外的栅极放电功能。

Balaji N21 

CSD87351Q5D 应该是一个非常好的选择、能够为您的应用提供更大的电压应力裕度。