This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/994084/ucc2897a-pmp10861-the-gate-driver-circuit-ucc27511
尊敬的 TI 专家：
在 PMP10861参考设计原理图中、使用了 UCC27511低侧栅极驱动器。 这些组件的用途是什么？ 如何计算电阻值？
您好、Neo、
当 VSEC 在初始启动期间变为高电平时、SR 体二极管用于启动、VDRV 尚不存在、U2-IN+通过 D4连接到 U2-VDD、U2在 VDRV 接管并为 U2和 U4提供偏置之前启动。 这就是 D4和 D10用于启动 SR 驱动器的方法。 R4用于减缓 U2-IN+上升沿、但 U2-IN+下降沿绕过 R4至 D5。 当需要引入导通延迟时、通常在栅极驱动器的输入端使用此技术。 在基准测试期间调整 R4 (R11)的值、以匹配与初级 SR 相比的次级 SR 时序。
此致、
Steve M
您好 Steven、
感谢您的解释。
对于变压器3：7匝数比为 PMP10861的情况、次级绕组电压(VSEC1/VSEC2)将非常高、尤其是在36V 输入电压下、这意味着 U2-IN+或 U4-IN+将施加高电压(VSEC 至 R4/R11)、 然而、UCC27511的数据表只允许-0.3V 至+20V 的电压范围、IN+引脚上是否存在在高电压电平运行的风险？
根据我的计算结果、在输入电压为36V 时、sec2最大值为84V、输入电压为9V 时、SEC1最大值为28V、两者均高于 UCC27511规格。
如有任何问题、请予以更正。
谢谢
新生儿
新生儿、
VDRV 固定为~12V。 当 VSEC1、VSEC2超过12V 时、D4、D10导通以将 IN+的峰值钳制到 VDRV。
