[参考译文] UCC21750：RDY 引脚间歇性跳变

您好、Tom、

欢迎使用 E2E！

通常、仅触发 RDY 信号的原因应是 VCC 或 VDD 上的 UVLO 条件。 我能想到的唯一其他可能导致这种异常行为的条件是开关瞬态噪声导致电压超过栅极驱动器某些引脚的绝对最大额定值。 为了提供进一步的援助，我想要求提供更多的资料：

1. 您是否能够共享 UCC21750的原理图配置？ (一个低侧栅极驱动器的原理图是可以的。 如果存在机密性问题、我还可以通过 E2E 消息共享我的电子邮件)
2. 我们能否捕获一些显示 RDY 三角线的波形？
   1. 以下是可帮助我们找到根本原因的关键信号。 确保在测量中使用小型探测环路、以捕获馈入和流出驱动器的信号的最准确表示。 使用示波器全带宽和采样率(首选>1GS/s)。
      1. RDY-GND
      2. VCC-GND
      3. OUTL-COM
      4. VDD-COM

如果有任何问题、请告诉我。

此致、

Andy Robles

是的、请向我发送电子邮件或提供您的电子邮件地址、以便进一步共享数据。  不过、我确实有一个后续问题可以发布、因为更换 IC 似乎已经解决了问题。  我们之前使用从 APWM 输出到100nF 滤波电容器的100欧姆电阻器操作芯片已有相当长的时间(包括许多 startups)。  之前我们注意到 APWM 引脚的20mA 绝对最大电流额定值。  由于滤波电容器上没有明显的直流负载、我们最初仅通过汲取33mA 的电流来违反启动时的20mA 额定值。  我们还注意到、使用100 Ω/100nF 滤波器时稳态的 APWM 振幅仅为2V 左右。  将电阻器更改为10K 后、APWM 输出振幅按预期为3.3V。  我对这种操作导致芯片损坏持怀疑态度、但我们最近更换了芯片、UVLO (RDY 引脚)问题可能已经解决。  也许这只是 UVLO 阈值容差、但我想知道 APWM 引脚短暂过载是否可能会损坏芯片并导致 RDY 跳闸问题。