This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS2663:当使用/shut=low 时、/FLT 引脚为低电平的时间长度

Guru**** 2587365 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/992583/tps2663-how-long-time-flt-pin-be-low-when-the-using-shut-low

器件型号:TPS2663

大家好、团队、

当使用/shut=low 时、我想检查/FLT 引脚的时间是否为低电平。
对于所示的数据表、/shut delay time 典型值为1us。 不过、现在是 FET 关断的时候了。

当/shut=Low 时、您能否提供/FLT 变为低电平的延迟时间?

此致、

Sato

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Sato:

     当/SHUT 被拉至低电平时、/FLT 变为低电平的典型延迟为10us。

    此致、Rakesh

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Rakesh、

    非常感谢。

    此致、

    Sato