• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 5 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 394 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC12050：由3.3V 信号驱动的 SYNC 引脚

admin
Guru**** 1828310 points
Other Parts Discussed in Thread: UCC12040, UCC12051-Q1, UCC12050
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/990497/ucc12050-sync-pin-driven-by-3-3-v-signals

器件型号：UCC12050
主题中讨论的其他器件：UCC12040、 UCC12051-Q1、

您好！  

我们要检查同步输入引脚是否可以使用外部3.3V 时钟信号驱动、根据数据表、这似乎是可行的。

请确认吗？

此致、

Minkyun

  • 0
    TI__Guru**** 1828310 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Minkyun、

    感谢您通过 E2E 进行连接。 如您所示、UCC12040、UCC12050、UCC12051-Q1 SYNC 引脚具有 TTL 兼容型阈值。 应用一个3.3V SYNC 信号是合适的。 请注意 UCC12050数据表中的第7.3.5节。 应用的 SYNC 信号必须为16MHz ±10%、并且当应用外部 SYNC 信号时、内部展频调制(SSM)将被禁用。 如果没有启用 SSM、峰值 EMI 将会更高。 根据您的建议、希望在外部驱动 SYNC 引脚的客户通常使用具有自己 SSM (频率抖动)功能的数字时钟信号、或者他们希望将基本频率稍微偏离16MHz。 您在外部驱动 SYNC 引脚的目标是什么？  

    我支持使用此器件的应用、您可以直接通过 s-mappus@ti.com 与我联系

    此致、

    Steve M

  • 0
    TI__Guru**** 1828310 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Steven、  

    感谢您的快速回答。 我们计划使用十二(x12)个 UCC12050来创建彼此隔离的浮动5V 电源。 它们中的每一个都将提供一个半桥电源模块。 为了避免拍频问题、我们想要同步所有12个 ISO dc/dc (按照数据表说明)。 我们为此特定功能选择了 UCC12050。   

    但我们不知道外部时钟信号应该(或建议)实施扩频调制。 由于开关频率为16MHz/2 = 8MHz、因此我们认为 与其他系统的开关频率相比、这足够高。 例如、半桥开关频率约为40kHz。  

    此外、该系统适用于实验室级电机驱动。 因此、我们没有过多地考虑 EMI 法规。 当我们忽略 SYNC 信号的 SSM 时、您能更详细地解释一些风险或问题吗？

    顺便说一下、我们计划从 FPGA 模块生成同步信号。  

    感谢你的帮助、

    Minkyun

  • 0
    TI__Guru**** 1828310 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Minkyun、

    如果您不关心 EMI、那么您也不应该关心"拍频"、因此、根据您描述的用例、我建议不要将它们同步在一起、或者至少允许任一/或选项应用 SYNC 或不应用 SYNC。 您将测量同步与非同步情况之间 VISO 纹波的轻微差异。 将16MHz 时钟扇出到12个使用点可能会在 PCB 中引入其他问题、因此请注意 PCB 布局-希望您能够以足够好的完整性传输这些信号、以便在每个 UCC12050处进行同步。 祝你好运。

    此致、

    Steve M

  • 0
    TI__Guru**** 1828310 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Steven、

    感谢您分享您的意见。 不要同步它们、以便始终如一地忽略 EMI 问题、这是有道理的。 我们计划在制造原型后对其进行测量。  

    至于时钟扇出-实际上我们担心它、最终解决了一个昂贵的解决方案：让12个 FPGA Dios (在 FPGA 内部同步)单独传输同步信号。 您对良好的扇出架构有何建议？  

    此致、

    Minkyun

  • 0
    TI__Guru**** 1828310 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Minkyun、

    我建议您将其作为单独的 E2E 主题提交、以便您可以与我们的一位数字专家进行交流。 您和我将通过此主题讨论电源/模拟问题。 我将关闭它、您可以开始新的线程。

    此致、

    Steve M