你(们)好
我使用 EVM 样片并设计自己的电路板、但我遇到了输出电压问题、该电压在输入瞬态电压或电流之后无法稳定。 您可以在下图中看到、在高电流 或瞬态电压关闭之前、电压保持关闭状态。 当您将其与 WebBench 仿真进行比较时、仿真不匹配。 我不确定我的行为是什么。
Web Bench 仿真
下面是我的原理图和封装
如果您有任何油炸玉米饼、请告诉我。
谢谢你
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
输出电压环路中的50mV 漂移相当大、但有几种可能:
1) 1)同一示波器上是否有多个示波器探针连接到电路板上的不同接地端子?
示波器通常使用公共输入接地"汇流条"、该接地也通过接地交流电源插头连接到接地。 当无源探头连接到同一 PBC 上的不同接地点时、示波器探头电缆的接地屏蔽层中的电阻比探头接地端子之间的电阻更大。 如果在测试期间施加的负载电流导致电路板上出现接地压降、两个示波器探头将对接地点之间的差值进行分、然后在消除无源探头尖端衰减器时将差值乘以10倍。 这可以使设计中的5mV 接地压降显示为50mV 输出电压变化。
2) 2)您在哪里测量 VOUT 相对于 VOUT 是否连接到通向 R8的反馈路径?您在哪里从 VOUT 汲取电流?
TPS40305实际上会调节 FB 引脚(R8和 R30之间)的电压、以匹配其0.600V 基准电压。 如果电感器的输出和反馈调节点之间存在额外的压降、则在您使用示波器监测 Vout 的点之后、 示波器监控的输出电压和反馈监控的输出电压之间的电阻压降将显示为 VOUT 中的直流上升、如下所示。
3) 3) R30的接地端子相对于 TPS30405的 GND 引脚的电压是多少?
由于 TPS40305调节其 FB 引脚上相对于 GND 引脚的电压、因此 R30上接地电压(FB 至 GND 电阻器)与 TPS4035接地之间的电压差会产生类似的直流调节偏移。 GND 引脚上的6mV 将产生1%的 VOUT 漂移。 与您看到的50mV 电压保持一致。
尊敬的 Peter:
感谢您的快速回复。 我尽量尽量回答您的问题、请告诉我我答案是否不是令人窒息。
我 使用单个接地来读取5V 输出。
2. 我认为上图可以回答您的问题,但下面是测量 R8、引脚和电路板另一侧的电压,使用靠近上面接地标记的接地端。 嘈杂的区域是继电器打开、但仅在为5V 稳压器供电的12V 电源上、5V 继电器无负载的区域。
接地点与 R8接地之间的电压为0.596V
我还附上了 Gerber 文件以供 您参考。 如果您需要其他任何东西、请告诉我。
e2e.ti.com/.../A_2D00_1300_2D00_X07.zip
谢谢你
也许我缺少一些东西、但在我看来、您在上面作为"PIN"布置的波形没有显示负载下输出电压的50mV 直流漂移。 是否还有其他问题需要帮助解决?
好的、为了更好地理解交流"噪声"增加的情况、我们需要一个分辨率更高的输出电压纹波示波器波形、该波形的取值为2us/分频或5us/分频、以便我们可以看到输出电压纹波的形状。
如果我们在1.2MHz 开关频率下看到1个交流纹波、而另一个较低的频率纹波改变了逐周期平均值、我们可能会看到补偿环路稳定性问题。
另一方面、如果增加的交流纹波是纹波内开关转换点的高频尖峰、 然后、我们将研究输出的高频旁路(ESR/ESL、布线电感等过多)、 开关节点开关转换振铃从 SW 节点转换到输出的耦合或示波器探针的高频耦合拾取等问题。
为了最大限度地减小延迟、我们通常会从示波器探针上取下塑料套、将裸露的"总线"导线缠绕在探针尖端暴露的金属接地桶周围、 然后将其连接到其中一个输出电容器的接地端子(仅使用压力)、并将示波器探针顶部连接到另一个端子。
为了帮助解决前两个问题、我们可以查看为减少开关节点振铃而进行的修改、以及是否可以对输出电压去耦电容器进行任何改进。
我很高兴看到我们已经解决了你的问题。 如果您不介意、对于我的信息以及将来搜索此问题的任何人、解决方法是什么?
您是否仍然需要我来查看原理图中的补偿设计?
我还能提供什么其他帮助吗?
遗憾的是、我看不到从线程中删除"已解析"标签的方法。
让我们看看这些测量结果、我还将检查环路设计稳定性。
唯一的 VOUT 接地是否绕过 C60和 C62?
C60和 C62的接地端子如何路由回1-16的输出接地端、Q5的源极和 TPS40305的 GND 焊盘? 我在其接地端子附近没有看到任何过孔或通孔。
C60和 C62旁路电容器中的交流纹波电流需要从其接地端子流向同步 FET 的源极端子和输入电容器的接地端子。 由于 C60和 C62附近没有通孔或 Q5的源极引脚(同步 FET)、并且这些点之间没有顶层路径、因此很难将交流电流路径可视化。 旁路电容器和同步 FET 之间的高交流阻抗可能会影响环路稳定性、并显著增加高频噪声。
要尝试的其他一些操作:
1)在 C60/C62的接地端子和同步 FET (Q5)的源极引脚之间焊接一块铜编织层(焊锡芯)或绞合线(越厚越好)、以查看这是否通过改善接地来降低噪声。
2)将输出电压和接地端的一些阻焊层擦除、并将 C60和 C62移至靠近有接地过孔的通孔的位置、使其靠近底层。
您之前的消息显示、根据图像左侧的刻度、从输出电容器接地添加接地连接到同步整流器接地后、峰间纹波小于5mV、负载下的漂移小于5mV。
您的应用是否需要比这更低的纹波?
您是否需要有关如何根据该测试结果更新布局的指导?
或者、我可能会误解您分享的结果、您仍会看到较大的输出纹波和电压漂移?
此外、您的电子邮件的一部分描述了2.5A 和部分30mA。 TPS40305转换器驱动的负载是多少? 对于使用 TPS40305控制器运行的功率转换器而言、30mA 是一个相当低的电流、如果您在5V 时仅需要30mA、我们可能会提供一个更优化的解决方案。
尊敬的 Peter:
如果您能为我们提供布局方面的建议、 以便 我们在下一版电路板上获得更好的结果、我将不胜感激。 纹波越小、我们就越好、因为电路板的逻辑部分通过该稳压器供电。 我使用线性稳压器将5V 输出转换为3.3V、以减少纹波。
我将在 TPS40305上运行的负载大约为2A、但在本测试中仅运行在530mA 左右。 我在前面的评论中说过、这种情况仅在继电器打开时发生、而继电器消耗的电流仅为30mA (该继电器的额定电流)
谢谢你
我查看了补偿。 对于1.2MHz 开关而言、这肯定是保守的、但我看不到任何问题。 我已随附了包含循环分析的 Excel 电子表格。 e2e.ti.com/.../TPS40KType-III-Loop-Stability-kVenable_5F00_TPS40305.xls
因此、我认为主要问题是输出电容器与同步整流器源极以及输入电容器之间的长回路导致的接地电感。
PCB 堆叠看起来是什么样子的? 您是否有内部接地平面、或仅信号层、或2层电路板?
我认为这对您来说会更好。 建议对电容器端子周围的过孔稍微分散过孔、以便未连接到过孔的内层上的覆铜可以在过孔之间流动、而不是切割/开槽。 这将显著改善电流并降低槽上的电感。
在 Amir 度过一个美好、安全的假期。 我将结束我们的这个主题、如果您有任何其他问题、让我们开始新的主题。