大家好、
当我们测试 TPS54824时、我们发现启动后、PG 信号将突然下降、然后恢复到高电平。 当我放大电感器电流的波形时、我们发现在 PG 信号下拉之前、有两个负电流脉冲。 我的问题是:
1、为什么 PG 会被下拉?
在启动阶段、预偏置可以阻止反向电流。 但我在方框图中发现、如果输出电压高于输入电压、电流将通过高侧 MOSFET、对吧?
启动后是否有负电流保护?
非常感谢!
B.R.
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好、
当我们测试 TPS54824时、我们发现启动后、PG 信号将突然下降、然后恢复到高电平。 当我放大电感器电流的波形时、我们发现在 PG 信号下拉之前、有两个负电流脉冲。 我的问题是:
1、为什么 PG 会被下拉?
在启动阶段、预偏置可以阻止反向电流。 但我在方框图中发现、如果输出电压高于输入电压、电流将通过高侧 MOSFET、对吧?
启动后是否有负电流保护?
非常感谢!
B.R.
您好 、Zhizhao Niu、
该波形中有一些异常情况发生。 首先、Vout 在启动期间具有大量过冲。 然后、当 PG 变为低电平时、短暂没有开关。 我想知道 PG 变为低电平是否是由 VIN 或 EN 低于其阈值的原因造成的。 或者、我认为 FB 引脚上的大量电容也会导致类似的行为。
我有几个问题:
与大多数降压转换器一样、TPS54824反向电流保护仅在 LS FET 上提供。 它无法阻止电流反向流过 HS FET 体二极管。 同样、这对于大多数降压转换器而言是典型的。 如果 LS FET 在灌电流时关闭或 Vout > Vin、电流将向后流过 HS FET。
LS FET 上的 TPS54824灌电流限制始终处于活动状态。
我将从#3开始、数据表中明确涵盖了负电流限制、电气特性表中列出了该限制
文本中的低侧 MOSEFT 过流保护下也对其进行了更详细的描述
接下来、我将介绍#1 -为什么 PGOOD 被拉至低电平?
由于输出端的过压情况会触发 PGOOD 比较器、而负电流限制会使低侧 FET 保持关闭、因此 PGOOD 看起来可能会变为低电平。 如上所述、负电流限制可防止低侧 FET 在高侧导通时间结束前再次导通、从而使输出电压高于调节点、等待负载电流对输出电容放电。
和#2 -如果 VOUT 大于 VIN、电流是否会通过高侧 FET 从 VOUT 流向 VIN?
是的、 高侧 FET 集成了一个源极(SW)漏极(VIN)"体二极管"、如果 VOUT 充电至大于 VIN、该二极管将电流从 VOUT 传导至 VIN。 这对于大多数降压转换器(和 LDO)来说很常见、除非它们添加了反向偏置保护。 只要 VOUT 大于 VIN、转换器就会将电流从 VOUT 传导到 VIN、提供软启动/预偏置保护。