[参考译文] TPS65263-1Q1：TPS65263-1Q-1输出端纹波补偿

你好，Lishuang，

彻底检查该方案将首先取得成功：

如果将旧工程的 TPS65263方案转移到实际方案、则 C33的值已更改。

电容器现在由系数100变为低电平-这会导致+V_core (电源轨1)上的纹波高得多。

顺便说一下、您可以检查 C33、C38和 C40的值：如何计算相补角？

也请确认 C29、C36和 C43的值。

由于在+V_CORE 上存在周期性负载、因此存在96kHz 的叠加振荡和大约125mV 的脉冲。 如何降低？

如何在不使用该电源轨的情况下最大程度地减小+V_CORE 上的纹波？ 如果通过控制寄存 器中的 I2C 禁用电源轨、则 PGOOD 会变为低电平(遗憾的是会评估 PGOOD)。

此致

Torsten  

您好、Torsten、

1.对于 C33、C38和 C40值、请参阅数据表值。 在您的应用中、请尝试 C33=3.3nF、C38=2.2nF、C40=3.3nF。 很难准确计算相补角。 在数据表中、Comp 引脚值是验证值。 您可以参考它并在工作台上进行测试、如果系统不稳定或有一些振荡、我们可以进行一些调整。 通常、我不会更改 C 值(使用默认数据表值)、然后减小 R 值(R35、R37、R39)以增大相位裕度。

2. C29、C36和 C43可以先保持不焊接状态。

3.请使用数据表的默认值来检查 V_Core 是否也有振荡。  

我有一个问题、使用您的上述 SCH 设计、1V8和3V3是稳定的、只有 V_core 不是稳定的、对吧？

4.我不理解这个问题"在这个电源轨不被使用的情况下、如何最大限度地减少+V_core 上的纹波？  "。 如果禁用该电源轨、为什么 V_Core 具有纹波？ 如果该电源轨由 I2C 禁用、则该电源轨的 PGOOD 应处于低电平。   

谢谢、

Lishuang

你好，Lishuang，

感谢你的帮助。 我们会这样做！

目前、我们有两个基于 TPS65263-1应用此电源的项目：

一方面-需要所有电源轨、3V3和1V8具有相对较低的纹波、+V_CORE 是具有明显更高纹波的输出(肯定是由 C33的极端失配导致)。

另一个- 仅需要3V3和1V8。

由于 PGOOD 在 下一个监控 IC 上进行评估、因此 PGOOD 上的低电平将完全停止电路板运行。 因此、我要求在没有负载的情况下在+V_CORE 上实现最小纹波(我们不必通过 I2C 关闭电源轨1)。  

此致

Torsten   

您好、Torsten、

明白了。 请尝试默认的 Comp 值、以首先最小化 V_core 上的纹波。

谢谢、

Lishuang