尊敬的 TI 工程师：
我对 OC 引脚的延时时间有疑问。
根据数据表、"当输出处于高电平时、OC 引脚处于高阻抗状态、这意味着过流和短路保护功能仅在功率半导体处于导通状态时有效。"
我想知道"OC 引脚是否变为高阻态"和"OUTPUT 变为高电平状态" 是否同时发生？ 如果 在"输出变为高电平状态"后出现"OC 引脚变为高阻态"并有一些延时时间、那么延时是多少？
感谢您提供的任何信息。 非常感谢。
Zack
尊敬的 Don Dapkus：
非常感谢您的回复。 实际上、我对数据表图和仿真结果之间的差异感到困惑。
根据数据表、栅极增加后、释放 oc 引脚似乎有很小的延时时间。 事实上，我对这里的“门”的含义并不十分清楚。 是 MOSFET 栅源极端子上的栅极电压、还是该 IC OUTH/OUTL 引脚的电压。 或者、它们之间可能没有很大的差异。
不过、根据仿真结果。 有超过250ns 的时间延迟、这对于我的应用来说太大了。 请参见下图。
我使用 了 TI 提供的 UCC21710未加密 PSPICE 瞬态模型、然后将其转换为 LTSPICE 仿真、以获得以下结果。 对于 ucc21710、这270ns 时间延迟是否正确？
由于 VGS 波形中存在2L 软关断、因此 ucc21732是否可以进行软关断、这与 ucc21732的特性是一致的。
关于 UCC21710未加密 PSPICE 瞬态模型的另一个问题是、为什么该模型具有 ucc21732的2L 软关断特性？ 对吗？
感谢您提供的任何帮助。 非常感谢。
Bests、
Zack
您好 Audrey，
非常感谢您的快速回复。 现在、我已经清楚了时序问题。 然后、让我们重点讨论仿真问题。
首先、这里给出了 VDD=15V 时 ucc21710的电路和仿真结果。 这是单开关硬开关短路故障测试。 测试的 MOSFET 模型来自 Wolfspeed。
对于波形、顺序如下：
VDS：MOSFET 的漏源极电压；IL1是短路电流。
VOC：oc 引脚上的电压。
VGS：栅源电压 MOSFET、Vpwm_in：PWM 信号输入。
总的来说、仿真结果很奇怪、我认为。 当检测到故障时、VGS 仍长时间处于高电平输出、这比 PWM 信号更长。 太棒了。
为了说明可能的2LTO、我增加了 VDD 的值、然后您可以在故障条件下注意到 VGS 的变化。 它看起来像2LTO。
我还发现了有关 ucc21732的另一件有趣的事情。 我只需将上述 ucc21710 LTpsice 模型替换为 ucc21732 LTspice 模型、并添加外部 MOSFET 以实现钳位功能。 左侧电路与上述电路保持相同(VDD=15V)。
根据 ucc21732的结果、可以正常关闭 VGS、但数据表中没有提到任何2LTO 波形。 这两种模型似乎交换了它们的故障关断特性。 对于 ucc21710和 ucc21732、我刚刚使用了在线未加密模型、并将其转换为 LTSPICE 以进行仿真。
非常感谢您抽出宝贵的时间为您服务。
Bests、
Zack。
您好 Audrey，
我刚刚修改了仿真设置、然后找到一些可以解决我的一些问题的方法。
我放置 REST 信号来清除故障信号、因此我可以获得多种连续的短路行为。 我发现、在前两个异常事件之后、VGS 在第三个脉冲上看起来正常。 您可以看到以下图片。 第一张图片是关于 ucc21710、第二张图片是关于 ucc21732。
对于 ucc21710、VGS 将在与前两个脉冲不同的第三个故障脉冲下分流。 正常波形没有2LTO。
适用于 ucc21732。 VGS 将在与前两个脉冲不同的第三个故障脉冲上重新获得2LTO 功能。
那么、我想前面的仿真可能与启动过程有关吗？ 因为这只是我的猜测、我仍然想征求您的意见和建议。 非常感谢。 感谢您的讨论。
Bests、
Zack
您好、Audrey、
很抱歉耽误你的回答。 希望您最近表现良好。
你是对的。 只需按照您的建议、我通过为 PWM 输出添加延迟来延迟仿真开始、但我确信这是您建议我执行的操作吗？ 幸运的是，这种奇怪的现象已经不复存在了。 请查看随附的两张图片、一张用于 ucc21710、另一张用于 ucc21732。
BTW、您可以忽略 "IC。 V (C1)=0"、因为它未在仿真中使用、我忘记将其删除。 在更新的仿真中、我删除了它们。
无论如何、可以通过为 PWM 输出添加延迟来避免之前的问题。 感谢您的时间和耐心。
Bests、
Zack
