This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS53819A:OCP TPS53819A 的工作原理

Guru**** 2506985 points
Other Parts Discussed in Thread: TPS53819A

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/900258/tps53819a-how-does-ocp-tps53819a-work

器件型号:TPS53819A

大家好、

我对 OCP 功能有疑问。

DS 显示" TPS53819A 具有逐周期过流限制控制。 在关断状态期间会监控电感器电流。"

我的问题是、器件如何决定应触发 OCP? 或者说电感器电流的监控确切时间是多久?

一个想法是 、器件将在整个关断周期内监测电感器电流、只有当整个关断周期的电感器电流大于 OCP 跳闸电平时才会触发 OCP。

另一个想法是、该器  件将在整个关断周期内监测电感器电流、但仅当电感器电流的理想点大于 OCP 跳闸电平时才会触发 OCP。

非常感谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     

    TPS53819A 采用逐周期、关断时间、谷值电流限制机制、限制电感器电流并将转换器置于恒定输出电流模式、直到负载电流减小或输出电压下降到足以触发输出欠压保护故障。

    导通时间结束后、高侧 FET 关断、低侧 FET 导通、有3个信号用于控制新导通时间的开始。  当满足全部3个条件时、将启动新的导通时间。

    1) 1) 320ns (典型值)的最短关断时间。  这可确保有足够的时间将导通时间能量反映在输出电压上、并使低侧 FET 上的电流感测稳定。

    2) 2)由 TRIP 引脚编程的电流限制。 将低侧 FET 导通期间 SW 引脚上的电压与 TRIP 引脚上调节的电压进行比较、以设置电流限制。  如果开关引脚上的负电压超过电流限制阈值、关断时间将延长、直至电感器电流降至电流限制以下、从而在关断期间限制电感器谷值电流。

    3) 3)基准电压。  当输出电压低于目标输出电压时、只要达到最短关断时间且电感器电流小于电流限制、就会产生新的导通时间。

    当满足条件1和3时、OCP 被"触发"、但条件2不是因为当基准尝试触发一个新的导通时间时、电感器电流仍然高于过流限制阈值。

    因此、电流实际上在低侧 FET 导通期间持续感测、但仅当电感器电流超过电流限值时、才会产生新的导通时间。  通过延长关断时间来限制电感器电流、可增加占空比、从而降低输出电压、直到触发欠压保护。  这可确保从 D-CAP 调节到逐脉冲谷值电流限制的平稳过渡、同时限制电感器电流以防止饱和、并允许输出电容器帮助经历瞬时过流情况、例如在负载阶跃恢复响应期间超出电流限制。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Peter:

    感谢您的详细回答、非常清楚。

    还有一点、在(2)条件下、它显示"导通期间 SW 引脚上的电压与 TRIP 引脚上电压的缩放版本进行比较、以设置电流限制"。 您是指低侧 FET 导通时间? 在我看来、它看起来像低侧导通时间、因为它显示"如果开关上的负电压..."。

    非常感谢。

    此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    说明:

    在(2  )条件下、它显示"导通期间 SW 引脚上的电压与 TRIP 引脚上电压的缩放版本进行比较、以设置电流限制"。

    "导通时间" 是指 低侧 FET 导通时间。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     

    我想我回答了、但似乎我没有回答、或者它丢失了。

    是的、这应该是低侧 FET 的"导通时间" 、我将确保更新我的回复以更正它。