[参考译文] BQ25713：100W 充电器过热问题

嘿、Sergii、

您的效率数字是多少？ 输入功率损耗与输出功率损耗之间的关系是什么？

您能否通过添加一层较厚的 GND 覆铜来改善散热？ 是否可以增大高功率布线的铜面积？

您能否通过进一步将 MOSFET 和电感器相互分离来降低辐射热的影响？  

由于您在高占空比下以降压模式运行、因此您可能需要考虑非常低的 Rdson MOSFET、即使由于 Qg 较高而导致开关损耗更高。  

此致、

Joel H

嘿、Sergii、

因此、根据效率评论、这里的功率损耗约为3.1W。  

查看原理图、您在栅极驱动信号中添加了1 Ω 电阻器、这将通过降低 FET 的上升时间和下降时间来增加开关损耗。 我将首先将其降低至0欧姆。 这将提供一些微不足道的改进。 我还会取消选择您在 SW1和 SW2上添加的 RC 缓冲器、因为它们会产生相同的影响。  

不过、我还想提一下、由于您主要是在正向升压模式下运行、HSFET1大部分时间处于开启状态、因此在 HSFET2和 LSFET2切换时、它会假设电感器 RMS 电流为满电流。 因此、选择 Rdson 低得多的 HSFET 将有助于显著降低其功耗。 假设您的输入电压为11.2V @ 100W、效率为97%、即通过5m Ω CSD FET 的电流约为9A、这相当于~400mW 的功率损耗(约占总功率损耗的13%)。 如果您选择的 MOSFET 只有其一半、或者添加并联 FET 将其减半、则会将功率损耗降低200mW。  

与上面对开关 FET 的评论相同。 尽可能减少 Rdson。我还将研究如何尽可能减少电感器 DCR。 我没有关于您的电感器的信息、因此我建议您这样做。  

您提到2层都是铜、GND 形状。 这是否意味着整个层都是 GND 覆铜、还是仅部分层是 GND 多边形？

就布局而言、布局上的组件指示符与您的 schemic 指示符不匹配。 但想象一下、顶层有电感器、底层有 MOSFET。 我建议将 MOSFET 推得更远。 您可以在更靠近左侧的位置使用更多的电感器、以避免其下方的区域直接发热、这是功率 MOSFET 所在的间接位置。

请记住、在优化布局以获得更好的热性能时、这主要是直觉和猜测。 遗憾的是、很难对元件放置、PCB 铜厚度、层叠等的每个可能版本进行建模和仿真、并找到最佳布局。 因此、我强烈建议从直接功率损耗因数开始、即电感器和功率 MOSFET。  

此致、

Joel H