您好、团队:
当我阅读 LMG1020的数据表时、我发现 输入直流特性不明确。
为什么 IN+和 IN-的 VIL 和 VIH 阈值变化如此之大?
我想当阈值在不同芯片之间变化时,输出的脉冲宽度将受到影响。
IN+和 IN-的 VIL 和 VIH 阈值分布遵循哪种分布? 或者 阈值将随 Σ 芯片的温度而变化?
难以获得有关 IN+和 IN-的 VIL 和 VIH 阈值的说明。 我们希望 提供更详细的说明、因为我们非常关心如何控制输出脉冲宽度。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好、团队:
当我阅读 LMG1020的数据表时、我发现 输入直流特性不明确。
为什么 IN+和 IN-的 VIL 和 VIH 阈值变化如此之大?
我想当阈值在不同芯片之间变化时,输出的脉冲宽度将受到影响。
IN+和 IN-的 VIL 和 VIH 阈值分布遵循哪种分布? 或者 阈值将随 Σ 芯片的温度而变化?
难以获得有关 IN+和 IN-的 VIL 和 VIH 阈值的说明。 我们希望 提供更详细的说明、因为我们非常关心如何控制输出脉冲宽度。
您好、Xiaotao、
感谢您与 lmg1020取得联系。
最大输入阈值/最小值相差约1V、以满足最大输入迟滞1V 的要求 输入迟滞是必需的、以便在共源电感检测到的高 di/dt 导致一些接地反弹时使输入保持稳定。 接地反弹对输入引脚电压的影响取决于从驱动器接地引脚到 FET 源极的电感。 lmg1020数据表中第8.2.2.1节的公式1突出了这一点。 第8.2.2.2节还重点介绍了如何通过使用另一个1020来驱动输入来实现1ns 脉冲。
由于输入阈值而变化的脉冲不应相对于固有的驱动器失真或 PWD (如数据表中所称的正脉冲失真)变化过多、只要输入看到的边沿非常陡峭。 或输入上小于1-10ns 的上升/下降时间。 SN74xx 等输入缓冲器也可用于帮助实现这一目的的快速输入边沿。
请告诉我这是否有助于回答您的问题或您有任何其他问题。
谢谢、
您好、Jeffery:
感谢 您的专业指南。
根据数据表、IN+/ IN-的输入电平必须 高于2.6V、以确保适当的高电平逻辑
遗憾的是、我的 FPGA IO 为1.8V LVCMOS 规格、可提供24mA 驱动器能力。 我的设计要求更高
PCB 面积,因为有许多通道。 很难添加电平转换器或缓冲器芯 片来驱动 LMG1020 IN+/IN-、如图10所示。
可能是图10中显示的可实现延迟版本的 RC 延迟解决方案是我的最终解决方案。
再次感谢。