你(们)好
我对 UCD3138有疑问。
所有 ucd3138的引脚(不包括 ADC/BP18/RESET/VSS/VDD/EAP)是否在上电复位期间配置为输入模式?
例如:
引脚12为开漏。 因此它是浮动模式。 但是 DPWM0A 呢? 它也是浮动模式吗?
谢谢!
此致、
Alfred
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
你(们)好
我对 UCD3138有疑问。
所有 ucd3138的引脚(不包括 ADC/BP18/RESET/VSS/VDD/EAP)是否在上电复位期间配置为输入模式?
例如:
引脚12为开漏。 因此它是浮动模式。 但是 DPWM0A 呢? 它也是浮动模式吗?
谢谢!
此致、
Alfred
我不知道您在哪里找到了最后一张图表。 我希望这不是 TI 文档、因为它有一些问题、例如复位后所有 DPWM 始终处于低电平。
它更复杂一点、因为在某些器件上、所有 GPIO 引脚在复位期间被拉低、然后在复位释放时被释放。 其他器件 GPIO 引脚在复位期间和复位后悬空。 当然、在3.3伏电源达到可接受的水平之前、它们是不确定的。
以下是所有器件的表格:
I/O 类型 |
UCD3138和 UCD3138064 |
UCD3138A64、UCD3138128、UCD3138A、UCD3138064A、UCD3138A64A、 UCD3138128A |
||||
未定义的 IReset*
(V33D <电压) |
IReset Low* |
IReset High*(IReset 高) |
未定义的 IReset*
(V33D <电压) |
IReset Low* |
IReset High*(IReset 高) |
|
GPIO (推挽) |
非高阻抗(由 ESD 二极管拉低) |
高阻抗 |
高阻抗输入为默认值 |
非高阻抗(由 ESD 二极管拉低) |
拉至低电平 |
高阻抗输入为默认值 |
GPIO (开漏) |
高阻抗 |
高阻抗 |
高阻抗输入为默认值 |
高阻抗 |
拉至低电平 |
高阻抗输入为默认值 |
DPWM |
非高阻抗(由 ESD 二极管拉低) |
默认输出低电平 |
默认输出低电平 |
非高阻抗(由 ESD 二极管拉低) |
拉至低电平 |
默认输出低电平 |
模拟输入 |
非高阻抗(由 ESD 二极管拉低) |
高阻抗 |
高阻抗 |
非高阻抗(由 ESD 二极管拉低) |
高阻抗 |
高阻抗 |
*有关 IReset 的定义,请参见下图
请注意、当外部复位引脚为低电平时、IRESET 实际上是低电平、而不是高电平。 因此、如果 RESET 引脚保持低电平、大多数器件也会将其 GPIO 引脚拉低。