[参考译文] UCC27511：具有不同电压电平的 UCC27511 IC OUTH 和 OUTL

您好！

感谢您的参与。

我已经查看了波形、并且根据您提供的详细信息、我有几个评论和说明。

测量值是否在多个 IC 之间一致？ 多个电路板上？ 我们是否完成了 ABA 测试？ 您能否确认栅极驱动部分周围的组件值？  

2.如果可能，您还可以共享驱动器引脚6上的输入信号吗？ 我要求确保输入信号完全超过输入阈值 VIH 和 VIL。  

在第一个波形上、Vgs 电压似乎在米勒区域周围饱和、而在下一个周期中、栅极电压似乎在同一区域周围卡住、最终达到完全栅极驱动电压。 这些波形似乎排除 了 VDD 电源、该电源在进入负载的整个周期内保持稳定、并且输出级驱动哪种类型的 FET？ (MOSFET PN、栅极电荷、Qg 等) 我需要确认负载足以满足 IC 的驱动强度、尤其是在米勒区域。

4.在最后一个波形上、除了栅极压降外、占空比似乎显著下降。 我假设运行在恒定占空比、请确认。 您是否还可以在其中一个周期(电压卡住时)共享放大后的波形？  

此致、

-Mamadou

您好、Mamadou、

感谢您的快速回复和评论、请参阅下面的详细信息、我们可以再次进行讨论。

基本上、这种症状只能在我们的工厂中重复出现、但在我们的实验室中不会重复出现、即使我们在工厂中使用相同的装置、也不能重复出现的问题。

问题1：  

测量值是否在多个 IC 之间一致？ 多个电路板上？ 我们是否完成了 ABA 测试？ 您能否确认栅极驱动部分周围的组件值？  

每个电路板的工厂现场侧可能会出现重复的症状、我不确定您的 ABA 测试和组件值？ 您是指栅极驱动电压吗？

问题2：

如果可能、您还可以共享驱动器引脚6上的输入信号吗？ 我要求确保输入信号完全超过输入阈值 VIH 和 VIL。  

请参阅随附的文件、该文件在 abnormal.e2e.ti.com/.../0363.UCC27511-waveform.docx 期间具有 PIN6信号

问题3：

Vgs 电压在第一个波形上似乎在米勒区域周围饱和、而在下一个周期中、栅极电压似乎在最终饱和至全栅极驱动电压之前停留在同一区域周围。 这些波形似乎排除 了 VDD 电源、该电源在进入负载的整个周期内保持稳定、并且输出级驱动哪种类型的 FET？ (MOSFET PN、栅极电荷、Qg 等) 我需要确认负载足以满足 IC 的驱动强度、尤其是在米勒区域。

MOSFET PN 为 IPZA60R045P7

问题4：

在最后一个波形上、除栅极压降外、占空比似乎显著降低。 我假设运行在恒定占空比、请确认。 您是否还可以在其中一个周期(电压卡住时)共享放大后的波形？  

请参阅附件文件、该文件在异常期间具有 PIN6信号。

您好！  

感谢您提供详细信息。

IC 似乎使用开尔文引脚连接来驱动4端 FET、您能否验证源端子和开尔文引脚的连接？

此外、MOSFET 源极(GND)处是否有任何感应电阻器？ 我提出的原因是、在某些情况下、您可能会在检测电阻器上积累电压、并在 IC GND 基准上产生压降、这可能会导致输入信号和/或输出信号跳闸、该信号应以0V 为基准。 您可以确认吗？   

根据您共享的最后一个波形、问题似乎围绕输入信号、该信号未饱和至预期的6V、在第二个脉冲期间、有明显的抖动、导致输入信号振荡在高于和低于输入阈值的水平上。 您能否验证输入滤波器尺寸 C113以及引脚6上的相应 Rin？

您还可以分享其余的组件值吗？  

我是通过 ABA 测试的、如果您从电路板1上移除 IC 并将其放置在电路板2上、问题是否出在工厂侧的 IC 上？   

此致、

-Mamadou

您好、Mamadou、

是的、MOSFET 采用开尔文源配置、我提供的 VGS 波形为开尔文 S、VDS 源连接到电源 GND。

此外、MOSFET 源极(GND)处是否有任何感应电阻器？ 我提出的原因是、在某些情况下、您可能会在检测电阻器上积累电压、并在 IC GND 基准上产生压降、这可能会导致输入信号和/或输出信号跳闸、该信号应以0V 为基准。 您可以确认吗？   

实际上、我们有一个电流感应电阻器、用于 PFC 电流环路控制、我现在也可以重复这个问题。

在异常波形期间、它可以观察到 UCC27511引脚5同时存在噪声、增大 C113可以改善这种情况吗？  您建议的电容是多少？  

CH1/CH2是 PFC 的 VGS/VDS  

CH3是 UCC27511引脚5、供您参考。

我是通过 ABA 测试的、如果您从电路板1上移除 IC 并将其放置在电路板2上、问题是否出在工厂侧的 IC 上？   

从现在开始、我们可以在每个单元中观察到这种情况。 因此、没有可交换 IC 的 ABA。

您好！  

这很好、您可以在实验中重现此问题。

遗憾的是、您想要分享的图片未正确附附于供审核。

我建议增加 C113、但我不知道任何组件值是多少。

此外、了解噪声来自何处也很重要、无论噪声是与 PCB 布局相关、GND 问题等。

此致、

-Mamadou  

e2e.ti.com/.../UCC27511-IN_2D00_-noise.docxHiMamadou、

附加波形以供查看。

C113电容值大约为10pF、增大电容会影响驱动器的能力吗？

关于布局 GND 问题、您还可以使用正弦波检查输入波形并跟随输入电流。  

您好！

感谢您提供更多信息。

从波形来看、由于 PFC 级的 dvgs/dt 较高和/或 di/dt 较高、可能存在一些 GND 接地。 GND 反弹似乎与 VDS 电压的上升/下降沿一致。 我怀疑到输入级的接地回路很长、在这种情况下、通过 MOSFET 产生的 di/dt 和 GND 布线上的寄生电感将感应您在 CH-4上看到的电压、范围为 V=LSS*di/dt。

我们可以采取几种缓解措施、包括(i)使用更高的栅极电阻降低栅极 dv/dt、从而降低 MOSFET di/dt。 由于 FET 上的开关损耗、这显然会影响您的整体效率。 (ii)第二个缓解措施是增加输入电容(正如您正确建议的那样)、该电容目前太小、无法充分滤除输入级上的瞬态。 只要 Rin <=100欧姆且 C113<=200pF、增大电容就不会影响驱动器性能。 (iii)我建议尝试的第三个缓解措施是在输入引脚上添加钳位二极管、以帮助将 IN_GND 电压保持在范围内、并防止误触发和/或振荡。

如果您有其他问题、请告知我们。

此致、

-Mamadou    

您好、Mamadou、

感谢您的快速响应和建议。

 由于 效率 影响和热 问题、计划(I)可能不是一个选项。

计划(ii)我可以 通过   你提到的方式快速检查并查看结果？  它是 MOSFET、还是  PFC 栅 极电阻器？

计划(iii)我也可以尝试。 让我确认 连接、您的意思是将钳位二极管 阴极 连接到 IN、 将阳极连接到 IC GND、对吧？   

您好！

对于规划(ii)、我指的是 Rin 串联电阻与 C113、以过滤输入信号(引脚6)、从而减轻 GND 反弹。

规划(iii)我打算将二极管从 IN+(引脚6)钳位到 GND、这将与 C113并联。

此致、

-Mamadou

您好、Mamadou、

计划(iii) 将 钳位二极管从 IN+(引脚6)连接到 GND、该二极管将与 C113并联、但噪声来自 GND 到 IN-(引脚5)。

它可以帮助 该症状并避免从 GND 耦合噪声？

您好！

如果要规划(ii)显示的结果有限、我们可能会尝试规划(iii)、以限制 GND 反弹对输入信号的影响并保护驱动器。 如您所知、驱动器输入引脚不能承受过长的负脉冲。 钳位二极管将有助于在 IN+上保持稳定的电压、这可能有助于限制 GND 漂移期间发生误导通的风险。

此致、

-Mamadou

您好、Mamadou、

我已经尝试过该计划(iii)、但在启动期间仍然可以使用负电压捕获引脚6、该波形可能会影响 MOSFET VGS 完全导通。

请参阅附加文件。

计划(ii)甚至没有帮助进一步增加电容。

e2e.ti.com/.../7266.UCC27511-IN_2D00_-noise.docx

也许我们可以通过电话或 Skype 进行讨论、我是否知道您何时有空？