This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC21750:第二次触发 OUTH 上的毛刺脉冲、第一次正常

Guru**** 1831610 points
Other Parts Discussed in Thread: UCC21750, UCC21732, UCC21750-Q1
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/894691/ucc21750-glitch-on-outh-for-second-time-trigger-the-first-time-is-ok

器件型号:UCC21750
主题中讨论的其他器件: UCC21732

大家好、

UCC21750也用于客户牵引逆变器、存在一些问题。 请就此提供帮助。 谢谢。

以下是客户提供的原理图:

测试条件:

在高侧 IGBT 上并联了一个外部电感器、如图1所示;

问题:

当客户使用触发波形来驱动 IGBT 时、它第一次在 T1和 T3中运行良好、如图2所示;

但是、当客户使用相同的波形第二次触发 IGBT 时、OUTH (引脚4)中会出现很多毛刺脉冲。 如图3所示。

图1测试条件


图2 (OUTH 为黄色、OC 为绿色(PIN2)、IGBT 中的电流为粉色和蓝色)

图3 (OUTH 为黄色、OC 为绿色、IGBT 为15V 时为绿色、IGBT 中的电流为蓝色)

有关 IGBT 的信息

e2e.ti.com/.../FGY160T65SPD_5F00_F085.PDF

 

BR

郭松珍

 

 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Songzhen、

    感谢您提供的所有详细信息。 我有一些意见和问题:

    客户是否在第二次测试中更改了电压或电流? 较高的电流或电压会导致较高的瞬态 dv/dt 和 di/dt。 这看起来可能是击穿问题。 如果 IGBT 未通过足够好的下拉电阻器保持关断状态、则由于高 dv/dt 瞬态、它很容易发生误导通。 米勒钳位用于帮助防止误导通、并在高 dv/dt 期间使 IGBT 保持关断状态。 这里对此进行了说明。 我看到客户使用内部米勒钳位引脚来驱动外部 PNP 晶体管。 没关系。 但是、还有一个20欧姆的串联电阻器。 这将防止米勒钳位灌入足够的电流、以防止栅极电压上升到阈值以上。 米勒钳位应具有尽可能低的电阻。

    客户应将20欧姆电阻替换为0欧姆。 或者、它们可以直接将 CLMPI 连接到栅极。  

    此外、如果客户仍然需要更高的下拉能力、则可以使用 UCC21732等器件来驱动小型 MOSFET 作为外部米勒钳位。 但是、该器件使用 OC 检测而不是 DESAT、并使用2级关断而不是软关断、因此您需要与客户核实他们的偏好。

    布局也很重要、因为外部米勒钳位应非常靠近 IGBT 的栅极。

    我建议尝试减小米勒钳位的阻抗、看看这是否会改善测试结果。

    此致、

    Audrey

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Autudery、

    非常感谢您的帮助。

    我们尝试您推荐的方法、但它无法解决问题。 您能就此问题向我们提供一些建议吗? 再次感谢、

     

    测试条件更新

    高侧 MOSFET 禁用(栅极接地)、触发信号用于低侧 MOSFET;

    第一次和第二次的电流相同。

    问题:

    对于低侧 IGBT、四个 IGBT 同时并联;当我们将并联 IGBT 减少到两个时、干扰消失了。

    对于并联 IGBT、今天在客户端测试了三种类型的 IGBT。 IGBT 有两种类型的干扰问题。 其余的一个是正常的。

    分析

    我们阅读了该文档、问题由 Miller Capacity 解决。 当我们打开低侧 MOSFET 时、集电极上的电压下降至0V、集电极上具有高 dV/dt。 它可能会导致低侧 MOSFET 上的错误触发。

    当我们第二次打开低侧 MOSFET 时、它会出现几次毛刺脉冲、但该器 件未打开 Q1以加速低侧 MOSFET 的关断。


  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Songzhen、

    需要考虑的其他一些因素是布局。 由于有四个并联 IGBT、因此它们之间可能存在一些不平衡。 米勒钳位应尽可能靠近栅极、但由于存在多个栅极、因此最好在四个栅极之间尽可能保持一致。 在这种情况下、PNP 应位于最靠近 IGBT 栅极的中间位置、以便最靠近栅极驱动器的 IGBT 和最远离栅极驱动器的 IGBT 保持一致。 米勒钳位发射极应直接连接到 IGBT 栅极。

    最好的做法是为每个并联 IGBT 使用单独的栅极电阻器来平衡开关、如下所示:

    在开通期间、也可以通过增加 OUTH 处的栅极电阻来调节压摆率 dv/dt。  

    此致、

    Audrey

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Audrey、

    非常感谢您的帮助。

    与客户合作后、我们缩短了 IGBT 基极和 UCC21750-Q1之间的长度。 干扰会变得更好。 但它也具有小的干扰。

     :客户使用相同的电路来驱动高侧 IGBT、IGBT 也是相同的、但对于高侧器件而言、这是可以的。

    您能否就布局提供一些建议?谢谢。

    这是在我们缩短长度后四个 IGBT 的波形、干扰变得更好。

    以下是客户提供的布局:

    BR

    郭松珍

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、 Songzhen、

    我们的办公室因美国假期关闭。

    余若薇将于周一办公时作出回应。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Songzhen、

    从驱动器到 IGBT 的栅极至发射极路径应尽可能短。 连接到栅极驱动器 COM 的发射极平面可以连接到每个并联 IGBT、以确保所有 IGBT 都具有小环路。 从附加的图像中、它看起来好像只连接了一个发射器。 我建议将所有发射器连接到返回平面、并使所有 IGBT 的此连接对称、以防止失衡。 此外、仍建议为每个并联 IGBT 使用单独的栅极电阻器。 每个电阻器应靠近每个 IGBT 的栅极、以帮助抑制振荡。

    此外、应确保高侧和低侧驱动器之间不存在重叠信号、尤其是高侧发射极和低侧发射极。从布局图中可以看到这种情况。 数据表的第11.1节提供了其他布局技巧

    此致、

    Audrey