Ulrich:
我们报告了我们的 PCB /电路中 REF 需要1uF 才能达到5V。
但高达50V、引脚4上无 RUN 信号
与评估套件相比、高达50V 的评估套件运行电压也很低(处于高 Z 状态)。
评估套件运行在100V 直流输入附近变为高电平。 也会出现脉冲。
d/s 数据表指示运行在启动期间保持低电平。
但是、调试文档将 REF &run 列为高电平作为获取25V rms 左右 PWML 的退出标准。
在我们看到脉冲之前、应该忽略 EXIT 子句并向上棘轮 VBULK?
-robin
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
Ulrich:
我们报告了我们的 PCB /电路中 REF 需要1uF 才能达到5V。
但高达50V、引脚4上无 RUN 信号
与评估套件相比、高达50V 的评估套件运行电压也很低(处于高 Z 状态)。
评估套件运行在100V 直流输入附近变为高电平。 也会出现脉冲。
d/s 数据表指示运行在启动期间保持低电平。
但是、调试文档将 REF &run 列为高电平作为获取25V rms 左右 PWML 的退出标准。
在我们看到脉冲之前、应该忽略 EXIT 子句并向上棘轮 VBULK?
-robin
您好 Robin、
如果表3故障保护功能均未激活、则在 REF 变为高电平后、我希望运行电平很快变为高电平。
该序列如数据表的图30所示、并在第7.4.8节中进行介绍。
它应该只取决于 VDD 是否达到了17.5V 的启动阈值、而不取决于任何特定的输入交流电平或大容量直流电平。
不过、输入必须足够高、才能通过 DEpl-FET 获得足够的电流、从而使 VDD 首先达到17.5V。
下次我进入实验时、我必须查看我们的 EVM、以了解它的行为。
RUN 在启动过程中保持低电平、直到 a) REF 达到规格(>4.8V)、b) HVG 降至11V。
然后 RUN 变为高电平以允许 PWML 切换、从而驱动 MOSFET 以对 Vbulk 进行采样、从而确定其是否足够高以继续切换。
我想您可以达到~100V。 如果没有故障、则运行应该会变为高电平。
此致、
Ulrich
Ulrich:
我必须 深入探究电路 、以确保这是有效的:
不过、输入必须足够高、才能通过 DEpl-FET 获得足够的电流、从而使 VDD 首先达到17.5V。
加载的内容有: 我将重新检查17.5v -我认为它确实会、但持续多长时间? (如果交通警察告诉我我我我没有"停下来"、我会问这个问题。。。有多长时间? 1ms?)
我 添加了66 μ F 钽电容器... VDD 将保持高电平(但 当然从17.5V 开始下降斜率)、并在较长的伸展时间内下降、可能为300ms。
但没有运行。
因此、我们将检查是否有任何其他内容与启动设置相反、然后将其设置为100V 或 SO (AUX 和 SEC 将被适当终止)
-将 报告 apap。
Robin