This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/942390/csd22205l-thetajb-parameter
您好！
我们是否为此器件指定了 ThetaJB (结至电路板)参数？
我知道我的最大 PCB 温度、但不知道最高环境温度。 我的应用要求 ThetaJB 小于60 oC/W
Don
您好、Don、
很高兴听到您的声音。 我将与一位同事一起检查这个、因为我们没有针对这些小型封装对 RthetaJC (或 JB)进行规格说明。 我认为它们太小、无法通过热电偶进行温度测量。 我将在收到更多信息后立即向您更新。
在咨询同事后、结至外壳或底部的概念没有太大意义、因为它们是无外壳的硅级器件。 它基本上是一个具有 LGA 互连的芯片。 情况是结点。 我们可以指定的唯一参数是结至环境参数、该参数与板至环境参数相同、并取决于 PCB 布局和层叠。希望这有所帮助。
谢谢 John、
因此、我知道、对于 LGA 封装、假设 ThetaJC 和 JB 参数在几个 oC/W 范围内是安全的吗？ (即低于10 oC/W)。 当然、这假设封装连接到2盎司覆铜的1平方英寸(这对于规范这些器件相当标准、并且用于 ThetaJA 参数)。
我搜索了类似的封装 TI 产品。 TPS62861采用0.7x1.4mm DSBGA 封装、规格 RthetaJB = 33.7degC/W LMV981采用1x1.5mm DSBGA 封装、规格 RthetaJB = 23.4°C/W 这些是我能找到的最接近的比较。 我认为 CSD22205L 会稍低一点、因为它更大、并且使用大块土地而不是焊球来与 PCB 互连。 我可以向封装团队提交申请、对其进行建模、但需要有关 PCB 布局和层叠的详细信息。 根据我的经验、完成建模并提供热参数通常需要1到2周。
CSD22205L 是我们的简清单。 是否要提交生成这些封装指标的请求？ 让我们使用1平方英寸2盎司铜作为 PCB 布局指标、因为这样我们就可以将同类产品与其他 FET 进行比较。
我将启动热建模过程。 我将关闭此主题、我们可以通过定期电子邮件处理。
