尊敬的 TI 团队:
我们正在使用 TPS56637设计5V 至0.8V 和5V 至1.8V 转换器。 这是我们第一次尝试使用 D-CAP3架构进行设计。 我们的设计需要在宽频率范围内具有非常低的 PDN 阻抗。 因此、我们在输出上具有相当数量的去耦。 数据表(第19页)的表4给出了最大 Cout 为100uF 的建议值。 我们的输出电容超出该值几百微法拉。 此外、为前馈分量(C9和 R8)提供的范围有些限制。
数据表未详细介绍稳定性详细信息以及超出建议范围的组件值的影响。 您能否提供有关控制环路稳定性以及如何在不影响设计稳定性的情况下处理大得多的输出电容的详细信息?
非常感谢、
B.伊斯兰捍卫者组织