[参考译文] PTH12050W：履带连接到 Vin 时的启动毛刺脉冲

Mark、您好！

我可以帮助解决这个问题、但需要一些时间来阅读有关该部分的详细信息。 我最近才开始支持它。 我将在明天提供更新。

您能否分享有关模块外部输入和输出电容器的一些详细信息？

谢谢、
Anthony

您好、Anthony、

我将通过电子邮件向您发送原理图

Mark、您好！

我已经查看了该模块的设计信息、我看不到 TRK 函数导致这种情况的任何原因。 TRK 功能通过使用放大器驱动模块中所用控制器的 FB 引脚来实现。 如果 TRK 电压高于 VOUT、则放大器不执行任何操作。 如果 TRK 电压低于 VOUT、放大器会将 FB 电压驱动得更高、并在基准电压处停止、因此控制器的行为与输出处于调节状态类似。 当 TRK 引脚电压被拉高时、它会有效地禁用放大器对电路的影响。 然后、模块中的控制器将使用其 SS 引脚启动。

所用控制器的 SS 引脚通过钳制误差放大器的输出来限制占空比。 由于占空比当然会随 Vin 变化、我想知道在这段时间内 Vin 电压是否也在上升？ 但是、较低的 Vin 需要较高的占空比或较高的 COMP 电压、因此我认为这不会对启动产生影响。 此外、数据表中给出的40ms 时间要求似乎是基于控制器 SS 完成所需的时间。

由于我看不到模块执行此操作的任何原因、因此我想知道在其电路板上是否有其他事情在18ms 打开。 可能是该模块正在供电、还是加载输入以使输入产生干扰的模块？ 我想、如果输入上有足够大的干扰、它可能会传递到模块的输出。

此致、
Anthony

您好、Anthony、

感谢您对此进行深入研究。  我将检查干扰发生时可能发生的任何系统事件。

另一位信息-初始 POST 中的示波器图具有大约10mA 的负载电流。  如果负载增加到大约200mA、 则毛刺脉冲的大小会显著减小、从大约600mV 降至大约200mV。  假设另一个系统事件是干扰源、是否有任何有关负载电流如何影响此情况的想法？  

Mark、您好！

今天我没有机会再次查看这个。 我将在星期一提供最新信息。

您好、Anthony、

这里是启动的另一个示波器捕获。  这显示了两个电源模块的12V 输入上电以及输出响应。  黄色波形图是具有极低负载的5V 模块、紫色波形是具有更高负载的3.3V 模块、可能为150mA、绿色波形是两个模块的12V 输入电源。  

请注意、所关注的电压毛刺发生在每个模块的不同时间、间隔约为1.6ms。 当干扰发生时、12V 输入不会显示任何干扰。  这意味着常见的系统事件不是这些干扰的来源。 每个电源轨上没有与干扰重合的已知负载事件、但对此想法的进一步研究仍在进行中。  

感谢您分享 Mark。 我同意这些波形看起来像是由模块引起的干扰、因为它们不是同时发生的。

他们能否在启动期间测量模块的开关节点？ 采样时间和时间刻度应足够小、以便查看各个开关脉冲。 如果此下降是由模块引起的、我们预计在输出电压下降时会看到一些跳过或缩短的脉冲。

下图应有助于显示测量开关节点所需的探测位置。

编辑：将图像更新为更实用的探头点。

您好、Anthony、

以下是在模块加电期间监控开关节点的一些波形图。  第二个是干扰发生时间(启动后约18ms)的缩放。 请注意、当节点在第一个完全开关事件时下拉时、会发生干扰。  在此之前、开关节点看起来好像处于不同的模式、节点永远不会下拉至接地。 这与一些省电模式或二极管仿真模式有点相似、其中开关节点在短高侧突发后处于高阻抗状态。  

Mark、您好！

这些波形非常有用。 这种干扰似乎来自模块。

启动期间输出电压过冲足够大、模块中的控制器开始跳过脉冲。 在跳过脉冲时、模块中使用的控制器的相位引脚似乎有足够的电流突发、足以保持输出稳定。 开关节点处的这些突发似乎不是功率 MOSFET 开启。 这些电流突发可能是控制器中控制电路的一部分。 我对控制器没有太多的详细信息、无法进一步解释导致这种情况的原因。

器件最终开始正常切换。 然而、当它达到此值时、COMP 电压(与内部斜坡相比误差放大器的输出)需要增加到足够大的值以获得正确的占空比。 因此、第一个开关周期的占空比太小、因此能量从输出中拉出、从而导致下降。 之后、占空比稳定下来、输出被调节。 我们可以预期更高的输出电压会产生更大的干扰、因为 COMP 电压需要增加更多以实现正确的占空比。

这些干扰是否适合应用、我们只需要了解它们发生的原因、还是需要帮助它们消除干扰？ 输出上的负载肯定有助于消除这些毛刺脉冲、因为这有助于防止器件进入跳过脉冲的模式。

Anthony

您好、Anthony、

一些更新。   

最好能更好地理解这个问题。  负载可能对干扰敏感、尤其是3.3V 输出模块。  下游负载可能会将毛刺脉冲检测为欠压条件并导致问题。 了解原因将有助于找到缓解问题的方法。

下面是5V 输出模块响应的附加波形图。  第一个图为空载、第二个图加载5 Ω 电气负载以生成1A 负载。  

显然、模块的控制模式会在出现干扰时发生变化。  在图的第一部分、控制看起来不会切换低侧 FET、而是使用二极管进行再循环。 请注意、当低侧 FET 导通时、与完全导通后相比、低电压如何更低。 二极管导通后的振铃也意味着开关节点为 Hi-Z 一旦模块完全导通、 低侧在 开关周期的整个剩余周期内保持有效。  

我曾经想过的一个问题是、在输出上添加外部电容是否会有所帮助。  这应该在控制模式转换时为负载提供电流、并减少毛刺脉冲导致的压降量。  你怎么看？  

Mark、您好！

感谢您的更新。 这些波形同样非常有用。 是的、模块中的控制器在特定点之后才会开启 LS FET。 起初、我以为它可能正在进行二极管仿真、但这些波形显示 LS FET 根本无法导通。 到 LS FET 的转换开始导通会导致这种下降。

增加更多的输出电容肯定有助于降低骤降的振幅。 这将在模块在转换期间灌入电流的几个周期内保持输出。 我试图想出一种方法来估计他们需要达到某种程度的下降目标、但我尝试简化估算的方法似乎效果不好。 我假设如果转换器在整个开关周期内灌入电流、则需要多大的电容来将下降限制在一定的值。 我计算~180µF 了0.1V dip 对应的 Δ I、但在大约这么大的电容下、它们看到的 dip 比这个多。 可能导致这种情况的两个因素。 外部电容的 ESR 会导致更大的骤降或模块灌电流持续2个或更多周期。

因此、我建议尝试两件事。

1. 使用较低的 ESR 外部电容。 如果执行此操作、请密切注意数据表中的电容和 ESR 稳定性要求。 如果 LS FET 在整个周期(250kHz Fsw 和1.5µH L)内保持导通、我计算3.3V 输出的负峰值电流为8.8A。 mΩ、如果压降小于0.1V、ESR 应小于11m Ω。
2. 增加输出端的电容。 但是、2倍的电容可能不会导致1/2的下降、因为随着添加更多的电容、环路也会降低一点。