[参考译文] TPS53681：针对调节性能的 DPS 问题

admin

Other Parts Discussed in Thread: TPS53681

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/961114/tps53681-dps-concerns-for-regulating-performance

器件型号：TPS53681

您好、E2E、

关于 DPS、我有伺服问题需要咨询：

启用 DPS 和 USR 后、额外的相位将突然添加到循环中、交错顺序和数字将突然变化、存在以下风险：刷新电流共享→相电流浪涌→输出电压变化？

USR 触发和更多相位操作之间的典型延迟时间是多少？相位之间的内部比较器延迟+消隐时间？

2.加载时、USR 使所有相位均处于运行状态、但在新的稳定状态下、由于当前的输出电流电平、运行相位数可能会降至所需值。(如果负载下降、情况相同)

当这两种条件下的相位下降时、我知道相位之间存在延迟、但@下降时序、同样的问题发生了、交错顺序和数字将突然变化、这里存在相电流浪涌/输出电压变化的风险、正如我在第1号中所说的那样？

5 年多前

0 admin 5 年多前

TI__Guru**** 2586885 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

USR 实际上有助于瞬态电流共享。如果 USR 为 OFF、则总电流需要在其他相位关闭的情况下构建到下一相位添加阈值。使用 USR、它会立即添加、因此下一个脉冲(您标记为 NPH)会被分布、而不会触发到一个或多个相位。

这具有在负载阶跃期间减少输出下冲的类似优势。基本上、我知道的每个设计都使用切相、也启用了 USR。

触发 USR 后、较高排序的阶段仍需要一段消隐时间来触发(这是一个 NVM 设置、通常约为70ns)。但该延迟也适用于每个相位。例如、如果一个相位处于活动状态、USR 会添加5个相位... (假设环路已饱和并尽快触发脉冲)... PWM2在 PWM1后触发70ns、PWM3在 PWM2后触发70ns 等。最终、环路将不再需要最高频率的脉冲、而脉冲频率将由控制环路控制、当输出电压恢复到稳定状态时、控制环路会稳定下来。

2相位会一个接一个地下降、每个相位都有大约85us 的延迟。第5相在第6相后下降85us、第4相在第5相后下降85us 等...