[参考译文] LM4050QML-SP：LM4050QML-SP 和 ADS1278-SP

Daniel、您好！

感谢您提供相关信息。

ADC 消耗的平均基准电流为73uA (采样率为128kHz 的 ADC 基准输入阻抗为34.3k Ω、其基准电压为+2.5V)。 稳压器的输入电压为+5V 稳压电源。 5mA 稳压器电流的外部串联电阻计算值为500欧姆(因为 ADC 电流与稳压器电流相比可忽略不计)。 但是、ADC 开关电流的稳压器输出电压有多稳定？ 如果它变化且不满足我的位分辨率、您能建议使用任何符合航天标准的+2.5V 系列稳压器吗？

谢谢

Dinakar

您好、Dinakar、

我们的数据表显示了使用1uF 电容器时 LM4050QML-SP 的输出阻抗典型图。

这意味着、对于1uF 电容器、在峰值处输出阻抗为10-30欧姆时、我可以将其乘以电流瞬态、以查看恰好达到10kHz 频率的电流瞬态会发生什么情况。

30 Ω* 73uA ~= 2.2mV。

由于电容为60uF、这可能会更低、但它应该为您提供您应该看到的最大瞬态的估算值。

我们的另一个常用参考是 TL1431-SP、您可以查看它。

谢谢、

Daniel

尊敬的 Dinakar：

我使用 LM4050运行了仿真、其中考虑了输出阻抗(LM4050和输出电容的组合)和 ADS1278产生的开关输入负载。  使用10uF 或更低的 REF 电容、产生的稳定时间将分辨率限制在15b 以下。  该仿真建议您使用至少47uF 的电容在基准输入上实现16b 的趋稳。

由于输出电容和基准电容的 ESR 会改变总体响应、因此结果可能会有所不同、但仿真表明这种组合会起作用。  如果将调制器速率增加2倍或更多、则很可能无法使用输出电容的任何组合实现稳定。   

另一种选择是使用基准缓冲器、这将在稳定时间方面提供一些额外的裕度、并允许您在系统稍后需要时以更高的速率进行采样。

此致、
Keith Nicholas
精密 ADC 应用

Daniel、您好！

感谢您提供相关信息。 我将进行检查。

Dinakar

您好、Keith、

您的仿真对我非常有用。 您在仿真中使用了什么阻抗值(电容器的稳压器和 ESR)？

此外、我是否可以将 LMP2012用作基准缓冲器以实现256kHz 采样率和16位分辨率？

谢谢、

Dinakar

Dinakar、您好！

我对一个 MLCC 陶瓷电容器建模；47uF、典型 ESR 为50毫欧。

我还了解了如何将 LMP2012用作基准缓冲器。  对于256kHz、我认为您可以根据仿真结果轻松实现16b 分辨率。  仿真结果还预测、在256kHz 或更低的调制器采样率下运行时、您可以获得完全指定的性能、但需要在实验室中进行测试以确认这一点。

下面是我使用的电路；它使用10uF 输出电容器和双反馈拓扑来实现稳定性。

此致、
Keith

您好、Keith、

非常感谢。

如果运算放大器不用于驱动 ADC ADS1278、则电源电压(+5V 稳压)和 LM4050之间需要使用什么外部串联电阻值？ ADC 配置为32.2k Ω(128kHz 采样率、8个有效通道)的基准输入阻抗。

谢谢

Dinakar

Dinakar、您好！

我使用了一个500欧姆电阻器、这会导致 LM4050-2.5中的偏置电流为5mA、由5V 电源供电。

如需更详细地了解、请参阅随附的 TINA-TI 仿真文件。

此致、
Keith

/cfs-file/__key/communityserver-discussions-components-files/196/LM4050_5F00_ADS1278_2D00_SP_5F00_47uF-TINA_2D00_TI.TSC

您好、Keith、

非常感谢您提供该文件。 这就是我需要的。 现在、我可以使用不同的配置进行我自己的仿真。

另请告诉我、您如何在仿真中选择228pf 作为 ADC 折射采样电容器？

谢谢

Dinakar

Dinakar、您好！

您可以估计等效输入电阻为 REQ=1/(CIN*FM)。

CIN=输入电容

fm=调制器频率

重新排列上述等式，Cin=1/(REQ*FM)=1/(34300*128000)=228pF

此数字假设所有8个数据转换器均处于活动状态。  对于 N 转换器、近似输入电容为 CIN=228pF*(N/8)

此致、

Keith

您好、Keith、

谢谢你。 我使用 REQ=1/(2*PI*Cin*FM)来估算 Cin。 现在、我很清楚。

我有几个问题。

1) 1)我没有 MLCC 型电容器。 我有 ESR 为1欧姆的钽电容器。 我用它进行了仿真。 它具有11mV 峰值并稳定至65uV。  在本例中、我的趋稳误差是多少？ 由于在采集周期内稳定在65uV、因此我是否可以将基准电压用作2.5V+65uV 进行计算？ 请澄清。

2) 2) I 使用以下公式计算 ADC 的时钟抖动要求。

SNR =-20log (2*Pi * Fclk* Tj)+10log (OSR)

此处、SNR = 96dB (对于16位分辨率)

Fclk = ADC 时钟输入= 512KHz (FM*4)

OSR =过采样率= 128

TJ =时钟抖动

最大时钟抖动为55ps。

此外、我的时钟源距离 ADC 1米。 因此、我想为 ADC 使用差分时钟驱动器。 我能否将 LVDS 收发器 DS90C031/32 组合用于此应用？ 请建议。

谢谢

Dinakar

Dinakar、您好！

为了实现指定位数的性能、我们发现采集周期结束时的输入信号误差小于1/2LSB。  对于使用2.5V 基准的 ADS1278、1LSB=2*2.5/2^16=76.3uV。  然后、1/2LSB 为38.15uV。  65uV 的趋稳将导致 ADC 性能接近良好的15b ADC、而不是16b。

您可以使用不同的电容器组合进行实验、以降低总体阻抗。  对于大容量电容器、您说过使用钽、没关系。  添加一个至少为0.1uF 的附加低 ESR 陶瓷电容器、这有助于实现整体稳定。

对于时钟抖动、您使用哪种数字滤波器选项？  OSR 是输入采样率(调制器速率 Fmod)与输出数据速率(ODR)之比。

OSR = Fod/Fodr

该值由 ADS1278上的数字滤波器设置决定、可以是64或128。

由于抖动导致的 SNR 公式的输入频率是您尝试测量的信号的实际输入频率、而不是输入时钟频率。

在您的情况下、输入时钟为512kHz、假设您使用高分辨率滤波器选项(OSR=128)、输出数据速率将为1ksps、这将最大输入信号频率限制为500Hz。

因此、产生的最大抖动要求将高得多、在本例中为44.9nS。  任何合适的时钟源都可以轻松满足此要求。

DS90C031/32不能直接与 ADS1278搭配使用。  DS90C031/32为5V 逻辑电平；ADS1278支持3.6V 的最大逻辑电压。

此致、
Keith

您好、Keith、

我已经按照您的建议使用47uF 和0.1uF 组合进行了仿真。 现在、信号的峰值从11mV 降至73uV。 采集周期结束时的信号值为63uV。 请参阅附件。 在没有0.1uF 电容器的情况下、它几乎与前一种情况相同。 使用额外的电容器0.1uF 是否有任何好处？ 此外、如果在将数字化数据转换为模拟信号时使用2.5V + 63uV 而非2.5V 基准电压、我能否获得16位分辨率？

我现在非常清楚时钟抖动计算。 我误解了方程式。

你是对的。 DS90C031/32组合不能与 ADS1278配合使用。 能否使用 SN55LVDS31/33组合？

谢谢、

Dinakar

e2e.ti.com/.../LM4050_5F00_ADS1278_2D00_SP_5F00_47uF-TINA_2D00_TI-_2D00_-For-clarification.TSC