主题中讨论的其他器件: TPS650250、 TIDA-050000
您好!
我使用的是我的设计电源 Artix-7 FPGA XC7A50T-2CPG236C。 LDO 2和3的斜升时间是多少。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
我使用的是我的设计电源 Artix-7 FPGA XC7A50T-2CPG236C。 LDO 2和3的斜升时间是多少。
ShiftLI、
您能否共享一个原理图或方框图、以显示 PMIC 输出轨到 FPGA 的映射? 我想知道 LDO1和 LDO2提供哪个 Artix-7电源轨。 LDO1 =引脚20、LDO2 =引脚18、VINLDO =引脚19、LDO_EN =引脚22、可同时启用 LDO1和 LDO2。 第三个 LDO VRTC 仅提供30mA 电流、我认为它不会用于为 Artix-7供电。
您是否担心 LDO 的斜坡时间过短、或担心过慢?
对于 DCDCx 稳压器、从 EN 高电平到启动开关(tStart)的延迟(典型值为175us)后、斜坡时间(tramp)指定为750us 的典型值。 这是因为直流/直流开关稳压器具有软启动功能、需要更长时间才能斜升至目标值。
您可以在比较 图22时看到。 启动 VDCDC1、VDCDC2和 VDCDC3、 如图23所示。 TPS65023数据表中的启动 LDO1和 LDO2表明、LDOx 斜坡时间比 DCDCx 稳压器快得多。
LDO1和 LDO2总斜坡时间约为120-140us、具体取决于 LDO 的输出电压。
LDO 压摆率似乎在500mV/50us = 10mV/us 时被控制和保持恒定、这在图23中清晰可见。
LDO1和 LDO2的输出电压由 DEFLDO1和 DEFLDO2引脚决定:
DEFLDO2 | DEFLDO1. | VLDO1 | VLDO2 |
0 | 0 | 1.3 V | 3.3V |
0 | 1 | 2.8V | 3.3V |
1 | 0 | 1.3 V | 1.8V |
1 | 1 | 1.8V | 3.3V |
因此、TPS65023B 永远不会在 LDO1上生成3.3V 电压。 最好的选择是 DEFLDO2=0和 DEFLDO1=0 (两者都短接至 GND)、但这意味着您的方框图具有 LDO1和 LDO2。 在本例中、VLDO2 = 3.3V 且 VLDO1 = 1.3V、但 VMGTAVTT 需要1.2V 电源。 精确生成1.2V 电压的唯一方法是为 PMIC 供电、最初保持 LDO_EN =低 电平、因此您可以将 I2C 写入 LDO_CTRL (寄存器0x08)、以便在启用 LDO 之前将输出电压更改为1.2V。
根据您的电源树、我是否可以建议改用 TPS650250。 这是最好的布线:
TPS650250允许您使用外部电阻分压器设置每个电源轨的输出电压、即使对于 LDO 也是如此。 TPS650250可根据您的电源树提供本设计中 Artix-7的每个电源轨所需的电流量。
您重新绘制的方框图与我的建议不符。 我的建议如下:
如果您交换 DCDC3和 LDO1、您的图将与我的建议相匹配。
最好 使用 LDO 为 MGTAVCC 和 MGTAVTT 轨供电、因为电源更清洁(无开关噪声)。
LDO 斜坡时间
TPS650250中的 LDO 在0V 至0.75V 的不受控制的斜坡(这是快速的、大约40uS)下导通、然后以大约3mV/us 的恒定压摆率进行斜升。
对于 LDO1、在我的建议中设置为1.0V、我预计总斜坡时间为40us +(3.3-0.75) V/(.003V/us)= 123us
对于 LDO2、在您的设计中设置为1.2V、我预计总斜坡时间为40us +(1.2-0.75) V/(.003V/us)= 190us
您建议使用 DCDC3提供1.0V 电压可能可行、但您可能需要添加大量大容量电容、以确保纹波电压不超过+/-10mV、这是 Xilinx 针对 VMGTAVxx 电源轨的建议。
但是、我建议 DCDC3 = 3.3V、如果 Artix-7的定序允许、也可以为 LDO1和 LDO2提供输入电压。
因此、DCDC3的负载不是41mA + 188mA + 122mA = 351mA、而是 LDO 中的功率损耗会降低。
TPS650250中 LDO 的短路保护设置为400mA、因此我认为您不会有188mA 的 LDO 过载风险。 200mA 是在各种电压和温度条件下其额定的连续输出电流。
您可以使用 PWRFAIL_SNS 比较 器来检测 DCDC1何时>1.0V、并使用 PWRFAILz 输出来启用 DCDC2。
这里的诀窍是设置 VDCDC1 = 1.03V 标称值、以便确保比较器检测 VDCDC1 > VREF = 1.0V +/- 2%= 1.02V 最大值、以检测上升沿。 迟滞将防止在 VDCDC1 < VREF - Vhys 之前检测到下降沿。
这将允许您从 DCDC1有效输出电压启用 DCDC2。
ShiftLI、
您可以参阅 TIDA-050000、了解使用 TPS65023为 Xilinx 7系列器件提供参考原理图。 TPS650250原理图非常相似。
但是、您的方框图与我们在 TIDA-050000中提出的方框图不同、因为您的 XPE 文件的电源要求远低于我们最初设计的整个 Artix-7、Spartan-7和 Zynq-7000系列的估计值。
无论采用哪种方式、TIDA-050000都是一个很好的起点、如果您对设计有任何后续问题、可以开始使用新的 e2e 线程。