This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS54335A:EN 引脚的操作

Guru**** 2534600 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/957478/tps54335a-operation-of-en-pin

器件型号:TPS54335A

尊敬的 TI 团队

我想问一下 TPS54335的 EN 引脚。
如果您查看数据表、您将找到 EN 引脚的以下红色框。
我想问两个有关内容的问题。

1.我们的客户尝试使用 CPU 的3.3V IO 直接控制 EN 引脚。 这种方法是否可行?
2. EN 引脚在内部有一个上拉电流源,但在什么电压下应该将其视为上拉电流源?
(由于器件在 EN 悬空时启用、因此应将其上拉至高于使能阈值(1.28V 或更高)的电压。)

此致、
是的、奥特伊

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你(们)好

     建议使用开漏逻辑来驱动 EN 引脚、而不是直接驱动 EN 引脚。

    应将其上拉至内部 LDO 电压。

    此致、

    Gerold

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你(们)好,Gerold

    感谢你的答复。

    内部 LDO 的输出电压是多少?

    (我们的客户询问电压值是否被拉高)

    此致、

    是的、奥特伊

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、 Ottey

    内部 LDO 输出为5.5V。  

     上拉 电压值将低于5.5V。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。



    感谢你的答复。

    是因为内部上拉电阻是使用漏极开路控制 EN 引脚的原因吗?
    例如、如果像这次那样直接由 MCU 的 IO 控制、则会在内部上拉、因此我认为即使 MUC 的 IO 发送了低电平信号、EN 引脚也不会变为低电平。

    此致、

    是的、奥特伊

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、 Ottey  

    否、EN 引脚不仅可以与漏极开路连接、还可以与 MCU 的 IO 连接。  

    EN 的内部上拉电流非常小、仅为~4uA、MCU 可以将其拉低。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你(们)好

    感谢您的快速回复

    我知道 MCU (CPU)的 IO 也可以控制 TPS54335的 EN 引脚。
    为什么数据表中建议将 EN 端子控制用于漏极开路或集电极开路?

    此致、

    是的、奥特伊

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、 Ottey  

    在许多应用中、客户通常使用预级的 PGOOD 引脚来控制 TPS543335的 EN、TI 建议使用此配置。