• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 5 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 97 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LM5106 μ A：

admin
Guru**** 1624225 points
Other Parts Discussed in Thread: LM5106
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/956760/lm5106

器件型号：LM5106

最近、使用了 lm5106来设计电机的半桥驱动器。 驱动器以500rpm 的转速驱动600W 电机。 当整个机器断电时、板桥驱动器的上管会损坏；
测量后、当电源关闭时、上部光管驱动器错误地打开20ms。 此时、VDD 电压为0V、HB 电压相对于 HS 电压为10V、HO 电压相对于 HS 电压大于6V、VDD、EN、IN 输入全部为0V。
当 VDD 为0V 且 HB 电压相对于 HS 大于10V 时、HO 相对于 HS 具有大于6V 的输出。
在这种情况下、驱动器芯片为什么具有 HO、为什么具有输出？ 我们应该怎么做？

  • 0
    TI__Guru**** 1624225 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    感谢您关注 LM5106。 我对该应用有一些疑问、以获取更多信息、以便我们提供更好的建议。

    您能描述断电顺序吗？ Ex STOP PWM 驱动控制信号、关闭 HV 轨、关闭偏置电源。

    您能否提供功率器件和栅极驱动器组件的部分电路原理图？

    这将有助于查看您所描述的条件的示波器波形。 您能否在描述的条件下显示驱动 PWM 信号、HO-HS 和 HB-HS？

    我想知道是否存在一些动力总成扰动、这会导致 Vgs 在驱动器失去偏置电压后具有残余电压。 您可以在 MOSFET 栅极上添加电容、以便在靠近 MOSFET 引脚的位置进行拉电流、从而减少漏极到栅极米勒电荷对 Vgs 电压的干扰。 如果不就位、您可以尝试添加该电容吗？

    此致、

  • 0
    TI__Guru**** 1624225 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    感谢你的答复。

    断电序列为：EN 引脚变为0V、VDD 在400ms 后变为0V、然后驱动波形立即出现在上管上。 观察波形的上升沿和下降沿是否非常快。 据推测、该波形可能未与 MOSFET 的寄生电容耦合。

    这是半桥的上管驱动波形、20ms 脉冲是异常波形。

    此图的波形为 EN (黄色)、HS (蓝色)和 HO (紫色)、参考点均为 VSS。

    这是前一幅图像的放大。

    昨天晚上、我进行了一个实验。 整个机器断电、VDD 电压为0V。 只有 HB-hs 被供电。 测量后、hs 的高电压输出超过6V。 这种高压输出是上管损坏的根本原因。

    此致、

  • 0
    TI__Guru**** 1624225 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、William、

    感谢您提供波形。 从您的解释中可以看到、当您认为驱动器的 VDD 已达到0V 时、会发生意外的 HO 脉冲、请确认情况是否如此。

    我知道您提到过、EN 在 VDD 断电之前变为低电平、您能否确认驱动器 PWM 信号是否也停止？

    您是否可以将某个东西作为实验进行三次、还可以查看是否需要高达10uF 的引导电容？

    尝试将引导电容更改为4.7uF、2.2uF、以查看这是否有助于此行为。 我想、如果我们能够在 VDD 完全放电之前将 HB 偏置降至其 UVLO 阈值以下、则可能会防止出现此意外脉冲。

    此致、

  • 0
    TI__Guru**** 1624225 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Richard Herring、您好！

    我独立测试了电路、
    当 VDD 电压为0V 时、独立电源直接用于为 HB-hs 供电。 当电源电压达到10V 时、HO 将输出高电平。


    测试后、目前有三种解决方案、
    1.增加 VDD 的电容；
    2.增加 HB-hs 的负载或减小 HB-hs 的电容；
    3.当 MCU 检测到 VDD 压降时，它将快速降低电机转速，以防止高反电动势造成损坏并保护 MOSFET。


    再次感谢您的回复！

    此致、

  • 0
    TI__Guru**** 1624225 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、William、

    我很高兴您找到了一种可行的解决方案来解决您对 LM5106的顾虑。 请告诉我们将来是否可以为您解答任何问题提供帮助。

    此致、