[参考译文] CSD13381F4：VDS 过高、因此压降很大

admin

Other Parts Discussed in Thread: CSD13381F4

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/956856/csd13381f4-vds-too-high-thus-very-large-voltage-drop

器件型号：CSD13381F4

您好！

我将使用您的 MOSFET 之一 CSD13381F4来根据应用手册 SLAA868创建灌电流。电路工作正常、我确实获得了我需要的电流。但是、我也在使用同一个 MOSFET、以便在电阻器上打开5V 电压。您可以在以下请求中找到附加的设计。即使我的电流为100mA、MOSFET 也会引入非常高的压降。根据数据表、在100mA 时、Vds 应小得多、但我将得到至少1.5V 的压降。我不确定问题是什么。

谢谢你。

最棒的
Christellee2e.ti.com/.../CircuitTI.TSC

4 年多前

0 admin 4 年多前

TI__Guru**** 2378650 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Christelle、

感谢您关注 TI FET。根据仿真原理图、我相信您不会获得足够的栅极-源极电压来完全增强 FET、T1和 T4。原理图显示了 T1漏极处的电源电压为5V、而其栅极上连接的电源电压为5V。为了确保 FET 完全导通、您需要将栅极驱动至高于漏极的电压至少1.8V、这是数据表中指定了导通电阻的最小 VGS。我对您的电路进行了直流仿真、T1的 VGS 为1.37V、T4的 VGS 为1.45V。这两个值都小于最小 VGS、其中指定了导通电阻、FET 在饱和区域(高 VDS 流动的电流)中运行。如果可以的话、将栅极驱动电压增加至至少6.8V。您应该会看到这些器件上的 VDS 压降要小得多。当 VGS < 1.8V 时、TI 无法保证导通电阻。

0 admin 4 年多前

TI__Guru**** 2378650 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、John、

我想您意味着栅极电压必须比源极高1.8。正如您所说的、我已经尝试过、是的、当我将 VG 增加到1.8、降低了压降时、达到了310m Ω 的 RDS。

非常感谢您的帮助！！

此致、

Christelle

电源管理（参考译文帖）

电源管理（参考译文帖）(Read Only)

[参考译文] CSD13381F4：VDS 过高、因此压降很大