请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LM3409-Q1 主题中讨论的其他器件： LM3409
我将使用 LM3409-Q1、如 www.ti.com/lit/zip/dlpr059所示
当系统断电时、FPGA 会根据其自身的 UVLO 电路检测到这一点。 发生这种情况时、FPGA 应将 LED_EN 驱动为 LM3409-Q1低电平。 对于 FPGA、当 VBAT = 9.5V 时应发生这种情况、而 LM3409-Q1的 UVLO 应跳闸为9.9V。
基于上述内容、我希望在示波器捕获中看到的是、当发生 FPGA UVLO 时、LED_EN 信号会变为低电平。 但是、我看到的是、当触发 LM3409-Q1 UVLO 时、LED_EN 信号变为低电平。 LM3409-Q1内部是否存在会导致 EN 引脚在 UVLO 期间被拉低的东西？
