This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/954484/ucc21710-q1-fault-assertion-condition
大家好、
我收到了客户的问题。
除了 OC 检测事件使 FLT 引脚设置为低电平之外，是否还有其它任何情况？
此致、
您好、Fujihara-San、
除了 OC 引脚上的电压超过阈值电压(0.7V 典型值)的时间超过 OC 去毛刺脉冲滤波器(120ns 典型值)之外、应该没有其它条件应该使得 FLT 引脚被设定为低电平。
如果还有其他问题、请告诉我。
Andy Robles
