This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/902895/tps54240-what-is-the-rise-and-fall-time-of-the-high-side-switching-fet
大家好、
我认为这可能会让每个人都在这里发布。
高侧开关 FET 的上升和下降时间是多少？
我们需要它来满足客户独特的功率耗散公式。
谢谢、
Kevin
Kevin、
我会为您找到此信息。 可能需要一天或两天。 由于这种流行病、我们不在实验室中、因此我需要让设计人员进行仿真。
Sam
尊敬的 Sam：
感谢您的快速响应！ 是的、听起来不错、完全理解。
最棒的
仍在等待设计师的回复。 很抱歉耽误你的时间。 请待机。
好的、感谢您优先考虑这个问题！
请告诉我是否能以任何方式提供帮助。
我们已经通过电子邮件解决了这一问题、但我将在这里发布以供将来提出问题。
上升时间= 3ns/V
下降时间=(C*DVC)/IC、其中
C =所选续流/环流二极管的电容。
IC =流出二极管电容的电流=峰值电感器电流。
DVC = VIN (SW 高电平- SW 低电平)
