[参考译文] LMG1205HBEVM：负载测试期间的 MOSFET 烧断

您好！

感谢您关注我们的驱动器。

两个 MOSFET 是否都发生故障？ 您提到的 Vpp 测量值、这是在 FET 栅极捕获的电压吗？ 如果是、您能不能澄清哪种 FET？

您如何测量该电压？ 我问的是、具有长 GND 引线的探头可能会引入额外的寄生并影响栅极波形？ 您能否确认您使用的是 Tip & Barrel 方法？

我假设您使用的是具有单个 PWM 输入的 EVM、在这种情况下、您应该在 HI 和 LI 上测量8ns 死区时间、您能确认情况是这样吗？ 您能否确认您在空载时的波形与用户指南中的图11相比较？

如果可能(在同一图像上)、您能否共享输入信号 HI 和 LI 以及输出信号 HO-HS 和 LO-GND 的波形？

在正常情况下、输出功率不应超过输入功率和  

只要运行条件符合表1中的规格、EVM 就可以在负载下运行而不会造成损坏。 请您澄清一下、我从主题中想到、连接负载时发生了故障吗？ 请确认并分享空载时输入和输出信号的任何可用波形。

此致、

-Mamadou

您好！

感谢您的快速响应：

两个 MOSFET 是否都发生故障？ 您提到的 Vpp 测量值、这是在 FET 栅极捕获的电压吗？ 如果是、您能不能澄清哪种 FET？

是的、每个电路板上的两个 MOSFET 都烧断、无 Vpp 是输入 PWM 电压、HI 和 LI 电压在开始时有一些不稳定的波形、但不是负电压。 FET 类型：EPC2001C

您如何测量该电压？ 我问的是、具有长 GND 引线的探头可能会引入额外的寄生并影响栅极波形？ 您能否确认您使用的是 Tip & Barrel 方法？ 不可以、我使用铲斗头和 GND、但其短 GND 鳄鱼连接到铲头。

我假设您使用的是具有单个 PWM 输入的 EVM、在这种情况下、您应该在 HI 和 LI 上测量8ns 死区时间、您能确认情况是这样吗？ 您能否确认您在空载时的波形与用户指南中的图11相比较？ 是的、我使用了单个 PWM 输入、我认为我们应该计算 HO 和 LO 信号的死区时间？ 但是、如果它介于 LI 和 HI 之间、则应根据下图进行归档：

在1MHz 和0-5Vpp PWM 输入下40V 输入无负载、黄色表示 HO：这是针对我接收到的新板、我没有-2.5/+2.5 (Vpp PWM)的上一波。 在手动配置的 nno load 上、图11 HO 和 LO 的振幅相同、但在无负载条件下、HO 上的 Vbus 值是多少？

如果可能(在同一图像上)、您能否共享输入信号 HI 和 LI 以及输出信号 HO-HS 和 LO-GND 的波形？

在这里、黄色是 HO、绿色是 HS、在无负载且 Vbus=40V、占空比30%、F=1MHz 时、波形是否看起来正常？

在负载条件下会发生故障、但我使用相同的仪器为新电路板创建了相同的连接和配置。 条件是否看起来正确？

我是否可以在无负载和负载的情况下使用该板约数小时而不会造成任何损坏？ 您认为问题是什么？

您好！

感谢您提供额外的波形。

从您共享的波形中、有几个可能的击穿实例、具体情况是在 HO 的下降沿和 LO 的上升沿(第二个波形的上升沿)、您是否可以共享该部分的放大波形？

第二个问题来自最后一幅图、其中输入级 HI (以及可能的 LI)上的振铃耦合到低侧驱动器的输出级、而 HO 为高电平会引发可能的击穿事件。 HI (以及可能的 LI)上的振铃似乎会在短时间内(~<=10ns)触发 LO 变为高电平。 在该波形上、是否从板上的 TP8捕获 HI？ 如果可用、您可以与 HI、HO 和 LI 以及 LO 信号共享最后一幅图像(移除 HS)吗？ 我要求它了解输入上的振铃来自哪里？ 我再次假设您使用短接 GND 引线的 Tip & Barrel 方法进行探测。

此致、

-Mamadou

您好！

下面显示了 HI、HO、LI 和 LO 的图像、其中 HO 的下降沿和 LO 的上升沿是缩放的：

我没有更改任何电路板、因为手册中提到、如果我们使用单个 PWM 输入、那么我们不需要为死区时间更改电阻器、我的问题是、我是否需要为死区时间更改任何电阻器？ 如果是、在下面的原理图上有哪个电阻器和多大的电阻器？

您好！

我在3MHz、30V 和40%占空比、空载时执行了另一项测试：

我似乎有安全的 LO 低电平到高电平以及 HO 高电平到低电平的死区时间(13.8ns)、但为什么 HO 高电平到低电平和 LO 低电平到高电平的死区时间大约为-2ns (这意味着 LO 在 HO 从高电平开始到低电平之前从低电平开始从低电平到高电平？

此外、高电平至低电平以及低电平至高电平的死区时间为8.2ns、高电平至低电平以及高电平至高电平的死区时间为4.4ns、这小于 高电平至低电平和低电平至高电平的死区时间？

下图显示了结果：

您好！

我将 R1和 R4更改为150欧姆、正如您提到的、它增加了 HI 和 LI 的死区时间、 同时改善 LO 高电平至低电平和 HO 低电平至高电平的死区时间、但我的担心是为什么不能改善 HO 高电平至低电平和 LO 低电平至高电平的死区时间(当 HO 变为低电平和 LO 变为高电平时仍然有击穿)？   

结果是在无负载条件下、使用 Tip & Barrel 探针、3MHz、Duty：40%和 Vbus：50V

您好！  

值的变化似乎改善了 LO_FALLING 和 HO_RISING、但正如您指出的那样、HO_FALLING 变为 LO_RISING。

这可能是由于 HI_HO 通道上的传播延迟不匹配导致的、您可以从现有波形中确认该延迟(应为33.5ns)。 另一种可能是观察到的 HO (在低于 Vdrop 的波形上)上的压降、这可能是 HO 应该下降的位置、当我观察您的波形时、HO 下降传播延迟比 HO 上升时间长、根据 d/s 规格、这不应该是这种情况。 负载似乎具体影响了 HO 的下降沿、我正在查看您共享的前几个波形、这种压降在之前的测量中似乎不一致。 请纠正我的问题。

同时、我将订购 EVM 的几个单元来查看测量结果。

此致、

-Mamadou

您好！

"负载似乎特别影响 HO 的下降沿"

正如我提到过的、该测试为空载、因此负载不会影响 HO 下降传播延迟。 我将使用负载进行测试、看看这是否会影响延迟？

 这种 HO 下降传播延迟可能会损坏 MOSFET (烧毁它们)？

谢谢！

很抱歉、我在这里讲错了、您已经澄清了测试设置。

在您共享的波形上、您是否能够估算传播延迟？ 它是否超出额定范围33-35ns (典型值)？

不过，我对 HO 上的压降感到有点困惑，因为我预期 HO 实际上应该下降的地方，在 HO 最终能够关闭之前，它看起来是一个5V 的压降。

此致、

-Mamadou

是的、HI-HO 上升传播延迟为37ns、HI-HO 下降传播延迟在下降前为33.3ns、在下降沿和下降沿上为57ns。

大家好、我已经订购了几块电路板、尝试在这里的工作台上重复这种行为。 我希望在星期一之前收到这些邮件。

同时、您可以在 LO 上添加小栅极电阻(5至10欧姆)以限制 dv/dt 和缓慢上升沿、从而防止交叉传导。 如果死区时间足够、您可以连接负载以验证是否存在其他故障。

我将在我准备好电路板后立即为您提供最新信息。

此致、

-Mamadou

您好！

我在 LO 上添加了4.7欧姆栅极电阻器、仅在负载情况下限制 dv/dt。  在空载情况下、根据以下图片、我仍然具有和击穿 HO 下降。

栅极驱动信号应独立于负载电流？ 如果是、为什么在空载时会出现此问题？

下面是无负载屏幕截图：

负载= 5A 时低于照片：

您好！

您没有看到其他故障这一事实似乎表明我们没有为 EVM 的默认配置提供足够的死区时间。 负载条件在 HO 下降和 LO 上升期间似乎具有预期的死区时间。 我看的是用户指南的图11、其中还显示了 HO 和 LO 之间的短时重叠、但显示了 HO 在下降沿之前完全饱和。 IC 死区时间的默认配置太短、我们将更新用户指南以对此进行记录。

我将再次评估该 EVM、以便在我拿手板后、在工作台上重现您在空载条件下的下降沿行为(压降和锯齿)。

关于空载时的击穿事件、不清楚它为什么与施加的5A 负载不一致、但负载条件肯定会从热角度影响栅极驱动信号、高 dv/dt 和 di/dt 为 CGS/CGD 电容器充电、GND 反弹等。  

此致、

-Mamadou  

您好！

根据您的解释、您应该在手册中添加10A 电流作为绝对最大额定值、而不是在性能(运行)额定值表中添加。