This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS650861:DRVLx 的布线

Guru**** 1831610 points
Other Parts Discussed in Thread: CSD87381P, TPS650861
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/948108/tps650861-routing-of-drvlx

器件型号:TPS650861
主题中讨论的其他器件:CSD87381P

您好的支持团队、

由于 TPS650861和 CSD87381P 的端子位置、BUCK1和 BUCK2的 DRVHx 和 DRVLx 相交。
DRVLx 优先于 DRVHx 和 SWX、应浸没在底层。
这是最好的方式吗?

以下条件不能保留。

《TPS65086x 设计指南》
www.ti.com/.../slvuaj9.pdf
3.3《PCB 通用布局检查清单》、第12页、SLVUAJ9

"DRVLx 信号必须与 IC 和 FET 在同一层上布线、并尽量缩短长度和
迹线的寄生电感。"

此致、
DIE-K

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我建议优先考虑 DRVx 信号而不是 DRVH 信号、但在我一直支持该器件的5年中、我没有发现任何与 DRVH/DRVL/SWX 信号路由相关的问题。  

    确定 DRVLx 优先级的原因很小、我的理解是低侧 FET 最好是最优、因为它负责正常运行和过流运行。 我认为这种影响很小、如果布局至少接近、我通常不建议更改布局。 这些控制器在 PMIC 和 FET 之间的设计距离高达20cm。