• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 197 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS73801-SEP：如何在高阻抗中使用 TPS73801-SEP 和 EN 引脚生成负电压

admin
Guru**** 2387080 points
Other Parts Discussed in Thread: TPS73801-SEP
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/946354/tps73801-sep-how-to-generate-a-negative-voltage-using-tps73801-sep-an-the-en-pin-in-a-high-impedance

器件型号：TPS73801-SEP

大家好、


我在我的设计中使用 TPS73801-SEP LDO 来生成20个正电压、我应该生成具有相同 LDO 的第21个负电压、一年前我在这个论坛上看到过这个主题、我试图找到它、但没有成功。 您能告诉我如何正确地解决这个问题吗？


第二个问题是关于 EN 引脚、实际上我使用 FPGA 来驱动它、我注意到当 FPGA 处于高阻抗时、有时会激活 LDO、我是否应该了解 IC 中没有下拉电阻？ 我应该下拉一下吗？

此致
Hassan OU-Ayache

  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    哈桑

    我需要研究 LDO 的负面问题、并将很快跟进。

    有关使能问题。  是的、您应该适当偏置该引脚、因为没有内部上拉或下拉电阻器。

    我将在与一些同事核实后跟进第一个问题。

    此致、

    涉水

  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    哈桑

    我对此有一些反馈。

    只要 LDO 和源极电源悬空、执行此操作就不会出现问题。

    器件上的 GND 引脚需要为负 Vout。

    如果您有任何其他问题、请告诉我。

    否则、如果此问题解答了您的问题、请单击"此已解决的我的问题"
    此致、
    涉水


  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    这正是我要找的、感谢您的回答。

    此致、

    哈桑