大家好、
您能不能建议为何选择 UVLO 和 OVP 的电阻值较大?
如果客户选择较小数量的电阻器(如几千欧)、是否存在任何问题?
谢谢、此致、
米希亚基
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好、
您能不能建议为何选择 UVLO 和 OVP 的电阻值较大?
如果客户选择较小数量的电阻器(如几千欧)、是否存在任何问题?
谢谢、此致、
米希亚基
您好、 Michiaki、
最小300k 要求支持输入反极性条件。 例如-60V、我们的 ESD 结构将看到60V/300k = 200uA、这是不会造成损坏的安全级别。 300K 可降至60k、从而将 ESD 电流限制在仍处于安全区域的1mA 电平。
如果客户希望使用低得多的电阻器值、则可以将输入 R-Ladder 连接到 IN 引脚、而不是 IN_SYS 引脚。
此致、Rakesh
您好、 Michiaki、
请使用 https://www.ti.com/lit/an/slaa689a/slaa689a.pdf 作为参考。 通常、它适用于所有半导体器件。
此致、Rakesh