请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:BQ4050 您好专家,
BQ4050的 Pres 引脚处于悬空状态时是否为高电平?
默认情况下、芯片在内部上拉高电平吗?
规范中是否有介绍?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好、Jia、
如果您有其他问题、您可以为每个问题创建一个新主题、以便更容易搜索其他问题的答案、我们也可以更轻松地解析问题。
PRES 引脚每250ms 使用弱上拉电阻发出一次脉冲、 如果在连接系统时由于下拉电阻器而导致电压未通过电压输入高阈值、或者电容足够高、以便在采样时将电压保持在阈值以下、则系统将被视为存在。
如果 PRES 位为低电平、则 FET 将关断、您可以在 TRM 第4.12节"充电禁用和放电禁用"中看到这一点。 当系统不存在时、监测计很可能处于睡眠模式、因此您突出显示的值将是监测计的正确平均电流。
此致、
Wyatt Keller