[参考译文] UCC21750-Q1：有源下拉功能？

Zack、

需要记住的重要一点是、该有源下拉电 阻器基本上通过 RA 导通下拉 FET、但仅在 VDD 开路/浮动时有效。 这更多地是保护 IGBT 的最后一个沟渠测量方法、而不是考虑正常关断过程。

在正常关断期间、下拉内部 NMOS 会将栅极下拉至 VEE+~2V、此时(如果已连接)、米勒钳位会并联将栅极下拉。

在正常运行期间、VDD 通电、而不是悬空、因此数据表中包含的"有源下拉"特性对于防止正常运行期间错误导通没有帮助。 米勒钳位和/或负 VEE 偏置有助于防止在 VDD 通电时误导通。

如果您的问题得到了解答、请按绿色按钮告知我。 否则、如果您有其他问题、请告诉我。

最好

Dimitri

Zhehui、

[引用用户="Zhehui Guo]Q1-这(绿色圆圈)是 NMOS 吗？ 我想再次检查。
是的。

[引用用户="Zhehui Guo]Q2-当 Vdd 为开路/浮点时、控制电路是否将点"A"悬空或下拉至 COM？  [/报价]

由于驱动器块引用 VEE (需要这样它才能下拉至 VEE)、因此如果只有 VDD 断开、但 VEE 仍受电、则该点的电压最终应达到 VEE。 由于电路未完全通电、因此可能需要一段时间、并且可能在某个时间处于中间电压。 但它应该接近 VEE。 如果 VEE 连接到 COM、则您将知道它会将 VEE 拉至与 COM 电势相同的 VEE。 如果 yre 未连接在一起、则应位于 VEE。

如果您的问题得到了解答、请按绿色按钮告知我。 否则、如果您有其他问题、请告诉我。

最好

Dimitri

Zhehui、
我要求您回答一个新问题、您可以将其发布在该主题或新主题上。 这样、我们就更容易支持、同样问题的其他人也可以在此处轻松找到答案。

最好

Dimitri