This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS23754:当每2-3秒首次打开/关闭电源时、栅极2的引脚将短接至 GND &栅极引脚不起作用

Guru**** 2770995 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/925516/tps23754-when-first-switch-power-on-power-off-every-2-3s-the-pin-of-gate-2-will-short-to-gnd-gate-pin-no-function

器件型号:TPS23754

e2e.ti.com/.../SCHEMATIC1-_5F00_-01_2D00_POE-DC-to-DC.pdf 先生,你好

当我们每3秒快速切换一次电源输入(电压为48V)时、您能帮您解决为何 Gate2和栅极引脚出现故障(IC 消失)?

Thx

派克

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我会在关断期间测量所有 FET 的 VDS。 这是一个12V ACF、我将首先检查那里。

    如果此帖子回答了您的问题、请将此主题标记为已解决。 谢谢你。

     

    此致、  

     

    Michael P.

    应用工程师

    应用工程师  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你(们)好,Michael

    我们尝试对其进行检查、并将 R14=4.7更改为10、比它更稳定。

    但仍然存在问题:当我们通电时,栅极引脚会在某种时间损坏。

    `不知道为什么仅在对引脚控制 FET 进行上电/断电时引脚会损坏

    Thx

    派克

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    因此、您可以确认 FET 本身未损坏、但引脚已损坏? 您是如何确定的?

    如果此帖子回答了您的问题、请将此主题标记为已解决。 谢谢你。

     

    此致、  

     

    Michael P.

    应用工程师

    应用工程师  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你(们)好,Michael

    答案如下

    因此、您可以确认 FET 本身未损坏、但引脚已损坏? 您是如何确定的?

    =>是的,我们确保在 TPS IC 上栅极的引脚损坏(栅极对 GND 短路)。

                  由于我们更改了新的 TPS IC、FET 正常、然后它再次工作。

                此外 、我们还检查旧 FET 的 RDS、RGS 和 RGD 是否与新 FET 相同。

    2.我们将 R14的值从10修改为22, 将 R12的值从4.7修改为0,直到现在为止工作正常。

    3.如上所述、您能否解释引脚为何会损坏? 是因为在通电/断电时具有大的尖峰电压?

    Thx

    派克

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Pike:

    感谢您提供相关信息。 您能否在加电和断电期间发送栅极引脚和 VC 引脚的波形?

    如果此帖子回答了您的问题、请将此主题标记为已解决。 谢谢你。

     

    此致、  

     

    Michael P.

    应用工程师

    应用工程师  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你(们)好,Michael

    随附的文件是上电& R14=10 & 22时的栅极引脚波形

    R14=22时、2天就可以通过。

    当 R14=10时、它有时会损坏

    这对于您解释 R14=10导致事件发生的原因是 EVB 值非常有帮助。

    Thx

    PIKEe2e.ti.com/.../POE-Fail.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    栅极引脚上的最大电压为 VC+0.3。  

    您选择的变压器在辅助绕组上具有不同的匝数比和较低的电压。 因此、对于这两种设计、栅极引脚"断开"的电压不同。 由于变压器不同、因此我们无法将这两种设计视为相同的设计。  

    另一件事是、示波器快照中 FET 栅极上的电压约为18V、但有多个尖峰会超过20V。 FET 栅极引脚的绝对最大值为+-20V、因此也有损坏的风险。

    FET 栅极上的电阻器通常用于控制 FET 的导通-关断速率。 但是、在这种情况下、它会降低电压、从而减少设计中断的频率或根本不中断设计。 您使用的电阻器与 EVM 中的电阻器不同的原因同样是变压器。  

    该电阻器可以为0至100欧姆、并且只要您的设计工作正常、它可能与 EVM 不同。

    如果此帖子回答了您的问题、请将此主题标记为已解决。 谢谢你。

     

    此致、  

     

    Michael P.

    应用工程师

    应用工程师  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你(们)好,Michael

    感谢您的清晰解释。

    现在、我们有两个选项、如下所示

    1.更改变压器=>可能是最佳选择。

    2.在 VC 上使用原始变压器&和0.1uf、比尖峰低一点。

      但我们担心输入电压是否大于48V、例如输入电压因容差和损坏而= 50V。

    有人建议吗? 或者它只是改变变压器的方法。

    Thx

    派克

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    是的、您应该在设计的整个输入范围内测试您的解决方案。 同样、电阻器值的范围为0-100欧姆、因此您有更多的调整空间、以确保设计在全输入电压下工作。  

    如果此帖子回答了您的问题、请将此主题标记为已解决。 谢谢你。

     

    此致、  

     

    Michael P.

    应用工程师

    应用工程师