[参考译文] UCC21750：FLT 引脚为低电平的原因故障排除

忘了说、目前电路板上没有连接 MOSFET。

您好！

只有当开关上有 DESAT 时、抗尖峰脉冲滤波器之后以及 PWM 输入为高电平时、FLT 才应拉低、因此奇怪的是、当器件不工作时应触发 FLT。 我们也可能会查看初级侧的原因。

您是否能够为您的设计共享原理图？

另外，您是否可以尝试根据 D/S 切换 RST 以清除 FLT 条件，并让我们知道该点之后的行为？

最好

Dimitri

您是否能够为您的设计共享原理图？

这是栅极驱动部分的原理图。

缓冲器部件在这里。 图中未显示每个 FLT1-FLT6线路的10k 上拉电阻。 此外、我上次没有提到、FLT1-FLT6信号也连接到 uC 上的 GPIO。 UC 上的 GPIO 设置为"无拉"。

另外，您是否可以尝试根据 D/S 切换 RST 以清除 FLT 条件，并让我们知道该点之后的行为？

我试过这个、没有发生任何事情。 实际上、这里是怪异的部分。 当我首次上电且 EN 为低电平时、所有 FLT 引脚均按预期为高电平。 当 EN 变为高电平时、FLT 引脚变为低电平。 之后、即使我按照数据表的建议多次切换 EN、FLT 引脚仍保持低电平。

另一件奇怪的事情是、当我提起缓冲器 IC 上的引脚1以从电路中移除缓冲器1A 时、FLT1会按预期运行-它始终保持高电平。 因此、缓冲区似乎有一些作用、但这毫无意义。

请注意、电路板上使用的 UCC21750在 IC 上有 P21750注释、我很确定这是预量产器件、因为我们在2019年5月或6月订购了这款器件。

是的、这真的很奇怪。

因此、为了确认、您遇到了所有故障引脚的问题。

当您通过 FLTN 探测 FLT1时、它们都是低电平(这些是缓冲器的输入)

但是、当您提起缓冲器上的引脚1时、FLT1会升高、这是正确的操作(同样、缓冲器的输入侧)。 是这样吗？

如果是这种情况、您能否尝试从 PCB 完全卸下缓冲器 IC 并在卸下之前和之后检查 FLT1->FLTN 电平？

最好

Dimitri

是的、您对我看到的内容的描述是正确的。 我同意、我已经考虑过去焊缓冲器、或者可能提升所有缓冲器输入引脚。

如果 UCC21750是预量产版本、这是否会产生影响？

得到了、感谢您的确认。
UCC21750完全不是预量产版本、这个问题很奇怪、我们以前没有遇到过。

根据您的描述、缓冲器本身几乎听起来像是将输入接地短路、这种情况似乎不太可能发生。 我也看不到您的原理图有任何问题。

在输出端提升缓冲器不会导致器件本身解除锁存清除故障、因此可以放心地说、它与缓冲器或初级侧的其他因素相关、这会导致输出拉低、 但栅极驱动器 IC 仍应没有锁存实际故障。

 我可以想到的唯一其他机制是、如果在连接缓冲器时、缓冲器在内部短路、因此消耗了大量电流、导致3.3V 电源轨下降、但这很容易检查、并且似乎越来越不可能、 但它仍然无法解释为什么提升一个输入引脚会导致 FLT 恢复高电平

如果可能、让我们尝试通过切断 VCC 或 GND、然后(或提升输入引脚)在十六进制缓冲器上切断缓冲器的电源、然后查看这是否导致 FLT 引脚的其余部分正常工作、然后我们可以隔离问题的关键。

最好

Dimitri

您好！  

我接着对整个缓冲器芯片进行了解焊、并从 uC (微控制器)上提起了 GPIO 引脚、这些引脚是 FLT1-FLT6信号的输入。 因此、FLT 信号现在仅受 UCC21750的影响。

无论我尝试什么、当 uC 命令 EN 为高电平时、FLT 信号仍然变为低电平。 我尝试为 IN+引脚提供 PWM 输入、但它没有任何影响。

这是 PCB 上的芯片图片。 您能否从标记中看出这是正确的器件？

您好！

这是正确的 IC。

只有当 PWM 输入为高电平时、FLT 才可以变为低电平、并且如果 nRST 变为低电平的时间长于毛刺脉冲滤波器时间、则可以复位。 如果即使 PWM 输入启动为低电平并保持低电平、FLT 也会变为低电平、则电路板上会出现问题、驱动器也可能存在但不太可能出现。 电路板的潜在问题可能是制造公差、这会导致过孔与接地层之间存在一些难以确定的间隙、例如、过孔与接地层内部短路。 我个人也曾发生过这种情况。

同样、您的原理图看起来不错。 没有任何原因会导致问题。 现在、我们消除了一种可能性  

我们是否可以做一些进一步的测试来确定电路板问题或驱动程序问题？ 让我们一步一步、如果这些测试看起来非常简单或您已经完成了、我很抱歉。 我不确定您是否已经完成了这些调试步骤！ 您是否知道覆铜区周围的过孔间隙是否很小？

1. 断开所有电源和输入、检查从 nFLT 节点(电阻器 R10处)到数字接地的电阻/ DMM 的导通性。 结果如何？
2. 选择左侧驱动器、提起引脚13 (nFLT)、将 Contuinty/RES 检查重复到 D_GND。 结果如何？
   
   1. 如果不导通、上电并确保 PWM 输入为低电平、是否在电阻器仍为低电平时测量 nFlt？ DESAT 引脚上的电压也是低电平？
3. 将左侧驱动器引脚放回焊盘、通过提起其 nFlt 引脚、与右侧驱动器重复步骤2

最好

Dimitri

好的、我没有完全按照你刚才提到的内容做、但我有一个新的发现。

当我用值表发布第一篇帖子时、我想我没有非常彻底地测量所有内容。 我意识到、由于固件错误、我实际上为底部 PWM 发送了"1"。 我更改了固件以发送所有"0"、现在 FLT 线路按预期为高电平。 但是、它仍然没有完全解释为什么首先要有 FLT。 当我将 EN 设置为高电平时、PWM 是否需要首先为低电平？

好极了。 现在正常工作吗？

[报价用户="user5151666"]当我将 EN 设置为高电平时、PWM 是否需要先为低电平？[/quot]

它们不一定需要、但我认为您希望在启用 EN 时启动周期。 如果 EN 为低电平且存在输入、则不应存在触发故障的方法

最好

Dimitri

通过从 uC 和缓冲区断开 FLT 线路、我跟踪了问题到了根。 在未连接 MOSFET 的情况下、去饱和引脚电压会充电。 如果 PWM 占空比足够长、电压将超过阈值、黄色迹线表示去饱和引脚电压。

最初、当我在 DESAT 引脚上测量到200mV 时、UCC21750很可能已经跳闸并禁用了输出、但 DESAT 引脚上可能会出现较大的初始尖峰来使其跳闸。 当我连接一个 MOSFET 时、器件的运行方式符合预期。

好的、感谢您的帮助。 让我可以弹出东西的人总是很好的。