请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TPS51200-Q1 主题中讨论的其他器件：TPS51200
您好！
我们使用的是 TPS51200 (请参阅我之前在 TI 论坛上的文章)、我有一个更一般的问题。
我的问题与 DDR3L 和 DDR4上的 VTTREF 和 VTT 容差有关。 我已阅读 Peter Miller 于2011年向 EE Times 写入的文章《为 DDR 存储器和 SSTL 逻辑供电》。
关于 VTTREF 容差、我们显然需要 VDDQ 的+/-1%、但不清楚 VTT 容差需要多少。
我们可以在一些文章中阅读 VTTREF 和 VTT 之间+/-3%的 VDDQ、但我不确定该值。 如果 VTTREF 为+1%、对信号完整性的影响似乎与 VTT 为+2%相同？
如果是这种情况、为什么 VTT 可能为+3%(对应于 VTTREF +1.5%)？
是否有可能得到 Peter Miller 的支持？
谢谢
