• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 3 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 51 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LM5109：功率压降测试后异常

admin
Guru**** 669750 points
Other Parts Discussed in Thread: LM5109B-Q1, LMR14006, LM5109B, UCC27282
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/767971/lm5109-abnormal-after-power-voltage-drop-test

器件型号：LM5109
主题中讨论的其他器件： LMR14006、 UCC27282

大家好、团队成员

我的汽车客户在其汽车无线充电器产品中使用 LM5109B-Q1。 它们使用 LMR14006将 BATT 12V 转换为8.3V、并将其转换为 LM5109B-Q1的 VDD 引脚。

客户对系统的 BATT 12V 输入执行电源压降测试。  当测试执行时、BATT 12V 将以不同的频率下降至0V。 测试将持续约1分钟。  客户要求系统在测试完成后应正常工作、但 LM5109B-Q1无法正常工作。

测试期间存在 HI 和 LI 信号输入。 经过功率压降测试后、LM5109B-Q1 HO 和 LO 输出信号占空比分别小于 HI 和 LI 引脚上的输入信号。 只有关闭 LM5109B-Q1电源并为其加电、才能使其正常工作。

如果客户将 LM5109B-Q1更换为 IR2301、则测试通过。

是否有人就此问题提出建议？

以下是客户动态信息：

这是 BATT 12V 的 hte 波形。

e2e.ti.com/.../36.MP4

这是测试期间 VDD 引脚上的波形。 VDD 电压将降至3V 以下。

谢谢

Kevin

  • 0
    TI__Guru**** 669750 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    尊敬的 Kevin：
    感谢您关注 LM5109B-Q1。 我需要了解有关测试和条件的更多详细信息、以便能够提供有助于解决问题的信息。
    在示波器图中、波形是 LO 还是 HO、它们是否能够固化 VBATT 电压循环的进展？ 我假设情况就是这样。
    在 Vbatt 循环至0V 期间、LI 和 HI 输入是否始终处于激活状态信号？ 当 LM5109B-Q1 VDD 为0V 时、LI 和 HI 是否为高电平？
    LI 和 HI 的频率、占空比和振幅是多少？ 在电源循环测试期间、VBATT 的频率、上升和下降时间是多少？
    这将有助于获得 LI 和 HI 的示波器图、其中 LO 和 HO 显示不正确占空比的变化。 此外、LM5109B VDD 和 LI 以及 HI 图也将有所帮助。
    此致
    Richard Herring
  • 0
    TI__Guru**** 669750 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你(们)好、Richard

    我在上一个帖子中的第一个视频是 VBATT 电压循环的波形。

    2. 在 VBATT 电压循环至0V 期间、LI 和 HI 输入保持激活状态。

    HI 和 LI 的频率为200kHz、占空比不断变化。

    请参考 我上一个帖子中的第一个视频、了解 下电上电测试期间 VBATT 的频率、上升和下降时间。

    5. Plesae 参考我上一篇文章中的最后3幅图，了解上电上电测试期间 LM5109B-Q1 VDD 引脚的波形。

    6.客户很快会同时测量 LI、HI、LO、HO。

    请帮助检查原因。 是否有任何解决问题的建议？

    由于 VDD 引脚在测试期间将降至3V、因此它将保持触发 LM5109B-Q1的 UVLO。 选择 UVLO 较低的器件是否更好？ 是否有更好的建议器件？

    谢谢

    Kevin

  • 0
    TI__Guru**** 669750 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Kevin：

    感谢您对本视频中的波形以及以下波形的澄清。 您能否确认3V 是否是测试期间在 LM5109B VDD 上看到的最低电平？ 在这种情况下将触发 UVLO、LO 和 HO 输出将不会激活。

    需要考虑几个因素、并尝试解决 VDD 压降问题。 尽管 UVLO 为~5V、而不是3V、但有一个更新的具有较低 UVLO 的100V 半桥驱动器可能会有所帮助。 UCC27282是一个可能有所帮助的选项、数据表可在此处找到：

    此外、您还可以尝试增大 LM5109B VDD、C80上的电容、以防止 VDD 在测试期间降至 UVLO 关断状态。 可能需要至少33uF (vs 10uF)来帮助保持 VDD。

    我可以查看具有恒定 LI 和 HI、VDD 压降的 IC 的基本行为、但无法复制您的电源转换器。 考虑是否可以选择 UCC27282、并尝试增大 VDD 电容。

    此致、

    Richard Herring