• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 173 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS51220A：引脚到模式之间的焊锡空

admin
Guru**** 2382480 points
Other Parts Discussed in Thread: TPS51220A
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/761705/tps51220a-solder-void-from-pin-to-pattern

器件型号：TPS51220A

大家好、

 这是有关表面贴装的一般问题。
 客户正在使用 TPS51220A、他们 正在调查故障机制。
 他们希望了解以下信息。
 是否有焊料在引脚和图案之间的空隙密度的定义？
 焊接部分的安装区域中的空隙不应超过面积的%？

此致、
Ogasawara

  • 0
    TI__Guru**** 2382480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、Ogasawara、  

    很抱歉、您的问题令人困惑。  

    您的意思是"模式"？ 您能更详细地回答您的问题吗？  

    BRS、  

    Edwin。  

  • 0
    TI__Guru**** 2382480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Edwin、

    图案是电路板的脚印。
    如果焊锡空密度很大、则器件引脚和电路板之间的电阻会增加。
    例如、DRVH 1的接触电阻会增大、并且由于高侧关断延迟、高侧 FET 和低侧 FET 有可能同时导通。
    是否有有关焊锡空密度的规格或指南？

    此致、
    Ogasawara
  • 0
    TI__Guru**** 2382480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、Ogasawara、  

    通常、建议根据 IPC-7093将空隙设置为小于30%。  您还可以搜索有关 IPC-7093的一些数据以供参考。  

    BRS、

    Edwin。  

  • 0
    TI__Guru**** 2382480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Edwin、

    如果根据 IPC-7093、空值超过30%、TPS51220A 会发生什么情况？
    是否能够发生故障？

    此致、
    Ogasawara
  • 0
    TI__Guru**** 2382480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、Ogasawara、  

    热性能将更差、效率将更低。 我不知道它是否有其他风险。  

    强烈建议 void 大于30%。  

    BRS、  

    Edwin。