[参考译文] TPS61178：关于 TPS611781 VOUT 波形问题。

尊敬的 Vincent：

1、输出阶跃间隙正常、但 不一定会发生。

让我们在数据表中查看测试结果。

它由 EVM 进行了测试。 Rgate = 150k、Cgate = 0.022uF。(原理图中的 R179和 C134)。

EN 关断后、开关停止、DISDRV 引脚不再消耗55uA 电流。

Cgate 的初始电压为-55uA*150k=-8.25V、当漏极电流丢失时、容量开始通过 Rgate 放电。

我们可以计算容量电压 Vleft (t)=-8.25*e^(-t*/(150k*0.0022u))、在大约7.3ms 后、电压仅为0.9V、即 MOSFET 的阈值电压。

因此、我们可以看到关断周期分为三个阶段：

1. EN 低至 Vo=Vin。  断开 MOS 导通。 输出容量通过负载放电。

2.当 Vo =Vin 时、断开 MOS 仍然 导通。  输出电压被钳位至 Vin、电流流经电感器、高侧 MOS 的体二极管、断开 MOS 和负载。

3.当 Cgate 放电至阈值电压时、断开 MOS 向下传送。 输入无法再将能量转换为输出。

输出容量再次开始通过负载放电。

我们可以看到、阶跃间隙由输出放电和 Cgate 放电时间之间的差值决定。

此致

Fergus

尊敬的 Fergus：

TPS611781的输入 VIN (P12)电源(BAT_IN)：4V (始终由电池供电-连接电池)。

当 TPS611781的 EN_pin11从高电平变为低电平时。

TPS611781的输出 VOUT (P8)功率(VBUS)关闭(关断)。

输出 VOUT (P8)电源(VBUS)关断至3.3V、以开始具有阶跃间隙。

输入电压始终为4V。

此时输入电压为4V >输出电压为3.3V

在3.3V 时开始阶跃间隔的原因是什么？

请勾选以尽快回复我们。

非常感谢。

B.R

文森特