[参考译文] TPS40322：通道2的双输出(0.9V 和1.8V)启动问题

admin

Other Parts Discussed in Thread: TPS40322

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/770583/tps40322-dual-output-0-9v-and-1-8v-start-up-issue-with-ch2

器件型号：TPS40322

您好！

我在 TPS40322上单独使用 EN1/SS1和 EN2/SS2来对 FPGA 的上电进行定序。我在每个使能之间设置20ms 的延迟。

当我启用控制器的 CH1时、VOUT1 (0.9V)正常启动、但同时 VOUT2电压缓慢上升约0.5V、并在我启用 CH2时上升至1.8V。

我的问题是：

Q1_这种行为在 CH2上是否正常、或者在我的设计中引入此残余电压是否有错误？在启用 CH2之前、我不希望它有电压(FPGA 要求)。

Q2_为什么 EN1/SS1和 EN2/SS2未达到仿真中观察到的 BP6？ (它似乎被钳制在一半 BP6上)

查找随附的原理图和3个波形捕捉：

EN1&VOUT1

EN1&EN2&VOUT2

EN2&VOUT2

此致、

Patricke2e.ti.com/.../TPS40322_5F00_Dual_5F00_Output.pdf

6 年多前

0 admin 6 年多前

TI__Guru**** 2510655 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Patrick：

Q1_这种行为在 CH2上是否正常、或者在我的设计中引入此残余电压是否有错误？在启用 CH2之前、我不希望它有电压(FPGA 要求)。

这种行为异常。在 EN2上升之前、您能否在 EN2为0V 时检查 HDRV2和 LDRV2是否正在切换？如果 HDRV2和 LDRV2未切换、则输出电压可能由外部电流充电。

Q2_为什么 EN1/SS1和 EN2/SS2未达到仿真中观察到的 BP6？ (它似乎被钳制在一半 BP6上)

如何控制 EN1和 EN2？
这两个引脚应由 MOSFET 或开漏引脚打开/关闭。

谢谢
钱