This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC21520:启动期间消耗的电流过大

Guru**** 2540620 points
Other Parts Discussed in Thread: UCC21520

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/768960/ucc21520-excess-current-consumption-during-start-up

器件型号:UCC21520

您好!

我使用 UCC21520驱动半桥 LLC 转换器(开关频率:700KHz 至1MHz)。

在实际情况下,由于栅极驱动器 UVLO 而禁用顶部 FET 驱动。然后,浮动 LDO 的电源通过外部浮动电源(TDK lambda )提供。

在启动过程中,栅极驱动器从顶部 FET 的浮动电源驱动更多电流(3A),时间为500us。

为什么在启动过程中消耗大量电流?

启动过程中、栅极控制也会失真、这种失真会使转换器在容性区域运行。

以上异常仅见于顶部 FET 驱动、底部栅极驱动没有失真和过大电流。

此致、e2e.ti.com/.../UCC21520-driver-schematics.pdf

P.Selvam

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 P. Selvam:

    很抱歉、您的设计有问题。 我的同事将于周一进行调查。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    问题2:
    在同一电路中、如果 FET 发生故障并在栅极和源极之间提供10欧姆的阻抗、栅极驱动器会发生什么情况?
    在上述情况下、栅极驱动器也会与自举 LDO (TPS7A1601)和自举二极管一起出现故障。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Selvam、

    您是否使用 UCC21520A? 请注意、UCC21520A 在 VDDA/VDDB 上具有最高6.3V 的 UVLO 开启阈值 看起来电源已调整为标称6.5V、但如果电源环路中的电感过大、在以非常高的频率进行开关时、UVLO 阈值可能会在启动时意外跳闸。 尽量缩短 LDO 输出和 UCC21520A 旁路电容器之间的距离。

    电路输入存在几个稳健性问题:

    • INA/INB 连接没有数据表中建议的低通滤波电容器。  这些电容器对于确保 INA/INB 在 LLC 启动等高 dv/dt 事件期间保持稳定至关重要。 10pF 和47pF 之间的小值应该足够了。 为了获得最佳性能、请确保电容器直接接地到低阻抗接地路径、例如控制侧电路下方的不间断接地层。
    • 如果未使用 DISABLE 引脚、则应将其直接短接至 GND。  通过一个没有有源网络驱动器的4.7kΩ Ω 电阻器连接到 GND、高 dv/dt 会将电流容性地耦合到禁用引脚的高阻抗上、并导致错误的禁用触发。
    • 为了增加抗噪性能、DT 引脚应连接 VCCI (如果未使用)、或者在 DT 引脚上添加一个2.2nF 的 GND 电容器(即使未使用 DT 电阻器)。  与其他输入引脚一样、高 dv/dt 可能会将噪声容性耦合到 DT 引脚上、从而导致编程的死区时间失真。 这在高驱动频率(>500kHz)下尤其重要、因为 DT 失真在这些频率下占总占空比的很大一部分。 通过在 GND 上添加一个2.2nF 电容器或通过将 DT 连接到 VCCI 来未使用 DT、可以降低噪声。

    链接的原理图中的波形显示 INA 输入上的严重失真。 这通常是在 INA/INB 连接上不使用建议的电容器导致的、我建议尽可能使用这些电容器。 这也可能是长测量环路的结果、因此请确保在探测输入时尽可能减小短路连接的环路面积。

    如果 FET 在栅极-源极之间发生低阻抗短路时发生故障、驱动器很可能会损坏、因为它会在占空比的导通部分消耗非常高的电流。 这还有助于解释自举 LDO 和二极管可能发生故障的原因、因为故障输出会消耗大量电流。

    此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    感谢您的回答。
    在栅极驱动器的 OUT 引脚中、我可以看到 OUT B 和 VSS B 之间存在 ESD 二极管
    在输出的下降时间、我观察到负尖峰在20ns 的时间段内高达-3V。
    如绝对最大值中所述、OUT 引脚电压应介于-0.3V 和 VDD-VSS 之间。
    我是否需要通过在 OUT 和 VSS 上使用外部二极管来钳制负尖峰?
    如果我没有放置外部钳位二极管、负尖峰是否会损坏栅极驱动器?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Selvam、

    绝对最大额定值包括在200ns 内、OUTx 到 VSSx 的重复瞬态额定值为-2V。 如果您看到电压尖峰超过此方向、OUTx 和 VSSx 之间的肖特基钳位可以将尖峰降低到最大额定值范围内。

    在负尖峰期间、OUTx 引脚主要依赖于内部低侧输出 MOSFET 的体二极管。 因此、预测负尖峰导致的故障点充其量也不准确、并且裸片温度、尖峰幅度和尖峰持续时间之间存在强烈的相互依赖关系。 TI 建议使用-2V 持续200ns 的负尖峰限值、但如果驱动器功率耗散和裸片温度最小化、则可以使用更大的尖峰运行(例如、在您的应用中可以看到-3V 持续20ns)。 我建议尽可能在绝对最大额定值中建议的限值内运行。

    此致、