This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] BUF12840:VS 关/开时的 DAC OUTx 控制

Guru**** 2635855 points

Other Parts Discussed in Thread: BUF12840

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/840048/buf12840-dac-outx-control-by-vs-off-on

器件型号:BUF12840

尊敬的先生。

我的客户正在考虑 VS 关/开时的 DAC OUTx 控制。

-始终应用 VSD (数字电源)。 因此与 POR 无关。

- DAC OUTx 输出基于内部电阻设置、而非0V。

- DAC OUTx 将由 VS (模拟电源)关闭/打开控制。

因此、我希望确保遵循以下内容;

1) 1) BUF12840在这种用法下是否没有问题?

2) 2)请告诉我您在这种用法下是否发现任何副作用或问题。

很抱歉、让您的工作分散注意力、请提供您的建议。

此致、

H. Sakai

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我已就此主题通知了我们的专家。 请在9月19日之前回复。

    谢谢、

    Costin

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的先生。  

    我仍在等待您对先前问题的回答。  

    我希望能得到你的帮助。  

    此致、  

    H. Sakai

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sakai San、

    我看不到 Vs 打开/关闭 Vout 时出现任何问题。系统唯一需要注意的问题是:

    1)断开 Vs 电源的输出保护-第22页 数据表说明

    2) 2)如果负载具有高电容、并且需要通过较小的串联电阻 R 来实现稳定性

    此致、

    Costin

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Costin-San。

    非常感谢您对上一个问题的建议。

    客户按照之前的方法尝试控制。

    但是、在 VS 关闭时观察到 OUTx 峰值噪声。 它们设置了

    DAC 电阻器=全部为0。

    1.是否有任何解决办法来解决这一症状?

       它们不会预计成本会增加、因此需要额外的组件、例如

      电容器。 请再次提供您的建议。

    此致、

    H. Sakai

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Costin-San。

    很抱歉再次干扰您的工作。

    我希望您能再获得一次帮助。

    此致、

    H. Sakai

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sakai San、

    在我看来、这是一个固件问题、Out0在 Vs 关闭之前关闭、而在 Vs 关闭时重新打开

    此致、

    Costin

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Costin-San。  

    非常感谢您的检查和宝贵建议。  

    很抱歉、我想再次确认。  

    1."Out0在 Vs 关闭之前关闭"的含义是什么?  

      这是否意味着 LD (锁存)在 Vs 关闭前为低电平?  

    2.客户已检查 OUT0是否设置为0V。  

     即使 OUT0设置为0V、也不会出现此问题。  

     对吧?  

    此致、  

    H. Sakai

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sakai San、

    我通过电子邮件向您发送了我的答案

    此致、

    Costin

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Costin-San。  

    非常感谢您的所有支持。  

    您之前指出了固件问题。 客户尝试检查  

    时序如下、但输出峰值未得到改善。  

    我的私人电子邮件地址是:hideyuki_sakai@marubun.co.jp

    请再次向我们提供您的建议。  

    此致、  

    H. Sakai

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Costin-San。  

    我仍在等待您立即联系我的私人电子邮件地址。  

    我的私人电子邮件地址是:hideyuki_sakai@marubun.co.jp

    请再帮我们一个忙。  

    此致、  

    H. Sakai

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sakai San、

    我将关闭此主题、因为您上周收到了电子邮件

    此致、

    Costin