This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LM5116:

Guru**** 2387080 points
Other Parts Discussed in Thread: PMP7282
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/835317/lm5116

器件型号:LM5116
主题中讨论的其他器件:PMP7282

您好!

最初、我们使用 TI PMP7282参考设计光绘文件制造了 PCB、通过调整输入和输出电容器、它工作正常、我们还针对50A 电流调整了输入(DC 20V 至60V)和输出电压(DC14V)。

然后、我们开始进行 PCB 设计、并根据应用添加了额外的电路。 在该设计中、我们没有更改 TI PCB 布局设计、 按照 TI 光绘文件进行保留、并为此 PCB 添加了外部电路 在连接的电路的电源、信号和接地层上进行了少量修改。  

当我们制造 PCB 并组装 组件并开始测试时、我们面临 MOSFET 栅极振铃问题。

测试条件为输入电压20V 直流,振铃开始于高于15A 电流和40V 直流输入,振铃开始于10A 电流以上。 如果我们增加 负载/电流、MOSFET 发生故障/短路、MOSFET 发生故障的频率为主侧顶部和底部、但频率较高。  

请您就此问题提出建议或提供支持。

此致、

Umamahesh

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Umamahesh、

    请发送原理图和布局。 通常、应最大限度地减小栅极寄生电感-这意味着将 HO 和 SW 走线作为差分对运行至高侧 FET、并在 GND 平面上运行 LO 至低侧 FET。 栅极电阻器不应与 LO 串联使用、因为它会增加阻抗、并可能在 SW 电压上升时由于下拉不足而导致 CDV/dt 击穿。

    此致、

    Tim