团队、
客户在测试 BQ24780S 时发现 EMI 问题。 它似乎是由800kHz 的开关频率引起的。 EVM 测试结果优于客户系统、但仍然失败。 客户电路板 PCH 是2层。 您是否有任何关于如何改进此方面的建议? 我假设 EVM 应该能够通过 EMI 测试、对吧?
1.客户系统测试结果
2. EVM 测试结果
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好、NIC、
EMI 没有"一刀切"的答案、但您的客户可以尝试通过以下多种方法来提高 EMI 性能。 他们不需要全部完成、但我想列出各种选项、以便他们可以选择最适合他们的方法。
1. 将开关频率从800kHz 减至600kHz。
除了改变 EMI 频率之外、当开关频率降低时、总体 EMI 通常也会降低。 这可能本身没有足够的效果来使他们通过认证、但要做的只是翻转寄存器0x12中的几个位、因此这是一个很好的起点。
2. 金属屏蔽层/CAN
这种方法的主要缺点是成本、但它在屏蔽 EMI 方面非常有效、而不会降低功效。
3.过滤器盖
您可以通过在 尽可能靠近高侧开关 FET 的位置添加一个0.1uF 和0.01uF 陶瓷电容器来大幅降低 EMI。 陶瓷滤波电容器的"镇流器"估计值相当合理、即0.1 μ F 陶瓷电容器应能够很好地滤除~10-50 MHz、0.01 μ F 电容器应滤除~30–200 MHz。 不过、您确实需要查看数据表、并记住、电压降额会使这些滤波器频率发生很大变化。
3. 减缓 FET 的导通/关断速度
高侧和低侧开关都可能导致 EMI、因此可能需要将这种情况应用于两个 FET、但高侧 FET 往往对 EMI 具有更大的影响、因此如果只对其中一个 FET 执行此操作、请选择高侧 FET。 这可以通过在栅极驱动器和 FET 栅极之间插入一个电阻器或在 FET 栅极与源极之间放置一个并联电容器来实现。 对于低侧 FET、最好使用并联电容器、因为"米勒效应"或"米勒电容"(漏极到栅极电容)有时会导致栅极电压升高并导通低侧 FET (这种情况很少见)、 来自 G-S 的并联电容器有助于解决这一问题、因此您会得到"两只鸟、一只石头"。
4. 向 SW 节点添加一个缓冲电路
缓冲器的工作原理是吸收 SW 节点处的高频振铃。 通常需要根据经验确定电阻器和电容器值。 根据经验调整为给定应用时、它在消除 EMI 方面非常有效、但会对性能产生重大影响(效率下降~1-2%)。 如果他们选择这种方法、 SLVA255是确定适当 R-C 值的良好基准。
我要说,这些办法的有效性顺序是:
金属屏蔽非常有效、不会影响性能、但它是最昂贵的解决方案
SW 节点上的缓冲电路效率第二高且成本相对较低、但会显著(~1-2%、但高度依赖于组件值)影响效率。
从而降低 FET 的开启/关闭速度。 与缓冲电路一样、根据经验、此组件值几乎需要针对应用进行调整。 通常、与缓冲器相比、这种情况下的效率降低了一点点(~0.5-1%)、但也可能降低了效率。
如果正确的话、添加滤波器电容器会非常有效。 我列出的值略低于降低 FET 的效率、这仅仅是因为每个滤波器电容器仅滤除一定的频率范围、而显示 FET 将降低所有频率下的 EMI。 但这是一个很好的第一步(甚至是构建原理图时的抢先步骤)、因为它对效率的影响应该很小。
将 SW 频率从800kHz 降低至600kHz。 降低开关频率应该会改善整体 EMI、但通常只是略有改善。 好消息是、降低开关频率实际上可以提高效率(虽然它会增加纹波、并且可能对瞬态响应产生轻微的负面影响)。
此致、
Steve