尊敬的 TI:
对于 TPS2547、
- 当 EN 信号被驱动为低电平时、体二极管可以处理的最大电流是多少?
- 体二极管导通的输入和输出引脚之间的 Vdelta 是多少?
- 当 OUT 引脚由5V 电源供电且 EN 引脚悬空时会发生什么情况?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
尊敬的 David:
在下面查找您的问题的答案
这并不重要、因为 TPS2547内部实际上有两个 FET 彼此背靠背、因此一个 FET 将充当阻断二极管。
没有最小 Vdelta。 只要 EN 上拉为高电平、并且 OUT 上没有其他电压、就会在 OUT 上测量 IN 上提供的5V 电压、并且电流将流经器件。
3.不建议这样做。 悬空 EN 引脚可悬空 HI 或 LOW、因此无法保证器件在这些条件下的性能。
尊敬的 David:
我现在没有任何数据、可能需要一段时间才能获取、因为我的电流不确定如何证明背靠背 FET 的存在。 我唯一能想到的是分析器件/封装本身。 有关 TPS2547背靠背 FET 架构的评论来自该器件的设计人员、因此请咨询您的客户、看看我们的说法是否足以证明您的需求。
至于上拉电阻、建议使用10k Ω 电阻器、因为这正是我们建议的实施方案。 具有100k Ω 上拉电阻有助于避免浮点、但具有如此弱的上拉电阻可能会影响性能。
尊敬的 David:
我没有预见到这方面的任何问题、但无法100%肯定地说、因为我没有看到任何其他客户以这种方式实施它、因为这不是我们推荐的配置。 例如、某些专有电话(不符合 BC1.2标准)不会在 CDP 模式下充电 、除非它检测到存在主机。 因此、如果 DP/DM 线路绕过了我们的器件、但仍连接到 Type-A 端口、则从技术上讲、主机就存在、专有电话应该能够充电。 但是、我不知道不让这些线路穿过我们的器件是否会影响系统。 我有一种强烈的感觉,即不会这样,但再一次不能100%肯定地说。
我建议您的客户不要走这条路、如果他们这样做、可能会在他们的开发板上添加零欧姆电阻器选项 、以连接 TPS2547上的 DP/DM 线路