• 状态 Resolved
  • 已锁定 已锁定
  • 回复 6 回复
  • 订户 0 订户
  • 视图 136 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC28070：有关 VDS 振铃的问题

admin
Guru**** 2540720 points
Other Parts Discussed in Thread: UCC28070

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/812905/ucc28070-question-about-vds-ringing

器件型号：UCC28070

一位客户正在设计基于2.3kW (390V/5.9A)功能的 UCC28070。  

※Ω 输入为200V 交流

但问题正在发生、VDS 振铃很大。

我的问题是以下两点、请告诉我任何建议；

①When μ A 负载电流增加至"0A→0.5A→1A→--→5.9A"并且通过示波器进行测量、波形为明显的垂直条带。

低于垂直条带的原因是什么？

占空比的②When μ s 时序超过50%(小于50%→50%)、会发生较大的 VDS 振铃、而较大的电流会产生较大的 VDS 振铃。

※如果是"超过50%→低于50%"则没有问题。

请告诉我将 VDS 振铃增加50%以上的原因。

 此外、是否有任何减少振铃的想法？

此致、

Satoshi

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Satosi-San

    "垂直条纹"几乎肯定是由"范围屏幕分辨率"引起的伪影。 检查这一点的一种方法是分割屏幕并使用缩放功能查看其中一个条纹。

    50%占空比下的振铃可能是由于一个 MOSFET 的关断与另一个 MOSFET 的导通之间存在某种相互作用。 PCB 布局可能会对此产生影响、但如果看不到 PCB 光绘文件、我实际上无法给出任何具体建议。

    设计人员可以通过关闭其中一个 PFC 通道来检查这是发生的情况。 最简单的方法是简单地断开其中一个 MOSFET 上的栅极驱动电阻器并将其栅极连接到源极。

    此致
    Colin

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    科林-桑

    感谢您的回复、

    客户信息和其他问题如下、请告知我任何建议；

    【客户信息】

    ・客户不使用电路板、仅连接1.25sq 电缆。  

    GND 基准连接380V 输出侧的 Cout 负侧(EL 电容器)。

    每个 MOSFET (源极)都连接了交流输入侧的 GND。

    ・整流二极管将 FRD 更改为 SiC、结果相同。 (客户认为原因是恢复时间)   

    ・电压源为；IC 和 FET 驱动器的 Vcc 是独立的 VDC 电源、负引脚也连接到负电源。  

     这些线路连接到 FET 源。

    ※μ V、因为上述连接会降低栅极噪声。

    ・半正弦波的前半部分不会出现振铃。

    【其他问题】

    ①Is 这些情况意味着干扰、对吧？

    是否有关于干扰(或振铃)原理的详细应用手册？  

    ②Customer 猜栅极的拉电流很快、或 Vout 暂时变为380V 至430V。

    这段时间是否可以通过干扰降低电感？

    ③Anew 如果有任何减少振铃的想法、请告诉我。

    此致、

    Satoshi

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Satosi-San

    如果干扰仅在50%占空比点发生、那么我强烈怀疑布局存在问题。 客户评论说"GND 基准连接了380V 输出侧的 Cout 负侧(EL 电容器)、每个 MOSFET (源极)连接了交流输入侧的 GND。" 这意味着从 COUT 负极到 MOSFET 源极的路径中的任何电感都将在电流开关时产生电压。 https://training.ti.com/pcb-layout-smps-part-1-2?cu=1134585上提供了 PCB 布局视频。 在视频中大约7分钟30秒时、有一张幻灯片显示了流入 O/P 环路的开关电流。 当电流导通和关断时、此路径中的任何杂散电感都将生成电压、并且应最大程度地减小输入和输出环路的电感。

     任何与 PCB 相关的振铃都应出现在线电压正弦波的前半部分和后半部分、我不知道这是为什么。

    输出电容器将防止 PFC 级的输出电压增加。

    如果客户将其原理图和 PCB 布局文件(请提供光绘文件或原始文件)发送给我、我可以查看它们。 您可以直接通过 colingillmor@ti.com 将其发送给我。他们当然会保密

    此致

    Colin

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    科林-桑

    感谢您的回复、

    我再次请求客户提供布局信息、如果客户提供任何更新、我将向您的邮件提供反馈。

    我看不到您的下图、您能否再次附加图片？

    此致、

    Satoshi

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Satosi-San

    这里是-请告诉我它是否不可见。 我现在可以在键入时看到它、但我无法确定我看到的是发布的内容。

    此致
    Colin

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Satosi-San

    我已经有一段时间了、因为这个主题已经更新了、所以我现在要关闭它、但是如果对此项目或任何其他项目有任何疑问、请随时打开一个新主题。

    此致
    Colin