请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TPS54521 你(们)好
我们使用4~8 μ A 的 TPS54521和其他同步直流/直流，μ A、每一个均供电5V/5A。 根据系统设计的要求、所有直流/直流将与 FPGA 生成的外部时钟同步。
我们的问题是，我们是否可以使用一个时钟来驱动直流/直流(采用菊花链拓扑进行路由)的所有 RT/CLK 引脚？
由于 FPGA IO 引脚的驱动能力在4mA 左右受到限制、 因此我在 TPS54521数据表中找不到有关 RT/CLK 引脚输入电阻和电容的信息。 在驱动多个负载(尤其是电容负载)时、可能会出现时钟信号失真的潜在问题。 我也不确定是否会对 Vout 产生不良影响，例如时钟上的较大抖动，这可能导致更大的输出电压纹波。
计划 B 是使用缓冲器 IC 扇出 独立时钟来馈送每个 IC，但这会增加成本并增加布局工作。
希望 TI 专家能够提供有关我们所关心问题的见解。 谢谢。
