[参考译文] TPS54678：低电流条件下 SW 上的异常波形

您好、

我不是很确定要理解这一点、您的问题是什么。

您说：

"5.4V 输入电压至0.9V 输出电压、Iout=0A、Fsw=1MHz、 您可以在 SW 波形下方看到 占空比变化。"

您描述的是该部件在轻负载时的预期行为。

在轻负载/无负载时、占空比会根据系统在 VSNS 上看到的电压而变化。 输出调节也取决于 Vref 精度。

此外、TON_MIN 的典型值为100ns、在空载时的额定值为120ns。

如果轻负载下的 Vout 变化因该约束而不符合您的负载规格。

我建议使用 TPS62866 、该器件可在较低负载时调整其频率、从而提高效率。

非常感谢！

此致、

Dorian  

Dorian、您好！

感谢您的回复。

我的意思是、即使在轻负载条件下、当输出被调节时、占空比应该稳定。 例如、对于 tps54678、在客户的应用中、如果输入电压为5.4V 至1.2V、则 SW 稳定、占空比也稳定、输出电压纹波应较小。

但是、如上所述、当输入电压为5.4V 时、输出电压调节点设置为低于0.9V、那么您可以发现 SW 不稳定、占空比变化导致输出电压变化很大。

谢谢。

BRS

假设

Dorian、您好！

很清楚 、我的问题是为什么占空比在这种情况下发生变化？  是由于 TON-MIN 还是由于环路稳定性或其他原因？ 谢谢。

BRS

假设

您好、

我要说、这可能是由于 Vin 和 Vout 之间的电压差很大。

因此、在这里、您的限制将是最小 Ton。

我建议您查看 TPS62866、它没有此限制、因为轻负载时的开关频率将会降低。

您的应用中必须具有固定频率吗？

谢谢！

此致、

Dorian   

Dorian、您好！

客户的主要问题是当前占空比变化的原因。 它将影响 Vout 纹波。

正如您提到的、这可能是由于电压间隙造成的、您能否详细介绍一下它如何影响占空比？

在我的一侧，5.4V 至0.9V，1MHz，Ton 为167ns， TONmin 为120ns (最大值)，那么它应该仍然可以保持稳定，因为有裕度。 此外、如前所述、在 COMP 上添加15pF CFF 后、SW 变得稳定。  因此、我最初怀疑 comp 上的噪声耦合、但当 Vin 为低电平或 Vout 为高电平时 、就不存在这样的问题。 因此、它看起来不仅是噪声、而且与占空比有关系。

 请添加您的意见。 谢谢。

BRS

假设

Dorian、您好！

此外、请查看以下波形。

Vin=5.4V、Vout=0.9V、Iout=0A。 FSW=1MHz

将 Fsw 增加至1.77MHz、Vin=6.3V、Vout=0.9V、Iout=0A。 这应该具有 Ton-min 限制。 波形

谢谢。

BRS

假设

您好、

您曾提到：" 在 comp 上添加15pF CFF、软件变得稳定。  因此、我最初怀疑 comp 上的噪声耦合、但当 Vin 为低电平或 Vout 为高电平时 、就不存在这样的问题。 因此、它似乎不仅仅是噪声、而且与占空比有关系。"

我想你正朝着正确的方向前进。 在空载时、耦合噪声可能会干扰系统的调节、如果系统的布局未得到优化、也可能会干扰系统的调节。  

您能否分享系统的原理图和布局？

非常感谢！

此致、

Dorian

Dorian、您好！

感谢您的回复。 收到来自客户的 sch/布局后、会向您提供反馈。

但还有一个问题，因为它也是在低占空比下发生的(不仅仅是噪声，因为 Vin 和 Vout 之间的间隙更小不会有这样的问题)，您能不能就此提供帮助？ 我认为这毫无意义、因为在高于 TON-MIN (最大值)(~120ns)的条件下、正常 Ton 应为~160ns。 谢谢。

BRS

假设

您好、

我没有听到您的反馈。

您这边有任何更新吗？ 还有其他问题吗？
非常感谢！

此致、

Dorian

Dorian、您好！

很抱歉耽误你的回答。

客户发送 sch/PCB 需要时间。 我已经根据您的回复与他们进行了讨论、他们会自行检查。

如有任何疑问、将在稍后更新。 我将关闭该线程。

感谢您的支持。

BRS

假设