• 状态 Resolved
  • 已锁定 已锁定
  • 回复 13 回复
  • 订户 0 订户
  • 视图 314 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS543C20：TPS543C20序列- EN 和 PGD

admin
Guru**** 2338860 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/830841/tps543c20-tps543c20-sequence-en-and-pgd

器件型号：TPS543C20


这是我在 TPS543C20EVM 上的断电序列测试。 1通道为模块 A 的 EN、2通道为模块 A 的 PGD、3通道为模块 B 的 EN、4通道为模块 B 的 PGD 当模块 A 的 EN 变为低电平时、PGD 也会在延迟后变为低电平。 接下来、模块 B 的 EN 变为低电平、PGD 也在延迟后变为低电平。 模块 A 的 EN 禁用与模块 B 的 PGD 响应之间的时间为4.62us。 但是、在数据表中、PGOOD 的输出延迟为2us。

 

测试条件：12V 输入电压、空载。

在我的测试中、在无负载条件下、输出电压需要超过1秒才能超出目标值的12%。

 

如果输出电压超出目标值的±12%、则电源正常信号在经过内部延迟后变为低电平。 EN 在无负载时控制 PGD？

  • 0
    TI__Guru**** 2338860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    小安佳

    该波形看起来合理。  您的问题到底是什么？

  • 0
    TI__Guru**** 2338860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    在我的测试中、  在无负载条件下、输出电压需要超过1秒才能超出目标值的12%。

    但是 、输出 超出目标值的12% 加上 PGD 延迟的时间大约为2.3us。

  • 0
    TI__Guru**** 2338860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    小安佳

    在无负载的情况下、输出电压只有一条高阻抗放电路径。  

    输出电压可能需要1秒以上的时间才能下降12%。

  • 0
    TI__Guru**** 2338860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 John：

    我的问题是：理论上 、PGD 变为低电平的时间也需要 1秒以上。 ( 它还必须添加 PGD 延迟)

  • 0
    TI__Guru**** 2338860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 John：

    如何 解释 2.3us (EN 到 PGD)和1s+(到88%的输出电压)。

  • 0
    TI__Guru**** 2338860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    小安佳

    您能否提供显示 Vout 和 PGOOD 的波形？

  • 0
    TI__Guru**** 2338860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    小安佳

    1秒时间是无负载放电至88%。  您能否为一个器件发布显示 Vout、EN 和 PGOOD 的波形？

  • 0
    TI__Guru**** 2338860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 John：

    这是显示 Vout、EN 和 PGOOD 的波形。

    1 通道为 EN。  3通道为 PGD。 4通道为 Vout。

  • 0
    TI__Guru**** 2338860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    小安佳

    我无法从您的波形中得知。  您需要使用更好的电压调节功能并使用测量值来查看精确的电压电平和时间。 我将订购一个 EVM 来测试这一点。  我将在一周左右回来、除非您想要获取更详细的波形。  请告诉我。  

  • 0
    TI__Guru**** 2338860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 John：

    这是我的测试。 很抱歉给您显示图片。

  • 0
    TI__Guru**** 2338860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Xiangkai、

    您看到的是预期行为。 当 EN 被拉低以禁用器件时、即使输出电压仍处于正常调节范围内、PGD 也会被驱动为低电平。 我们的大多数转换器将以这种方式运行。

    客户是否只是尝试了解器件行为、或者这会导致他们的应用程序出现问题？

    此致、
    Kris

  • 0
    TI__Guru**** 2338860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Kris、

    感谢您的回答。   客户正在尝试了解器件行为。

    我还有一些问题：

    这是否意味着 PGD 也由 EN 控制？

    在本例中、 来自 EN 和 PGD 的延迟时间是否 受 PGD 输出时间的延迟限制？

    3. EN 和 PGD 的延迟时间是否有最长限制？

  • 0
    TI__Guru**** 2338860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Xiangkai、

    1. 是的、正如我之前的回复中提到的、将 EN 拉至低电平将禁用器件并将 PGD 驱动为低电平。
    2. t_PGDLY 规格的输出时间是指输出电压从受监控的调节范围流出时；这不是 EN 变为低电平到 PGD 低电平的延迟规格。
    3. 在我可以访问的数据中、我看不到 EN 低电平到 PGD 低延迟的数据、因此我们可能没有最大限制。